Added CMSIS-NN to the list of hot stuff.

CMSIS-NN: Initial import of the CMSIS Neural Network Lib

Core(A): Fixed -Wundef warning in GCC compiler header when accessing __ARM_NEON on non-NEON devices.

CoreValidation: Fixed fpu settings for Cortex-A5 and -A9.

CoreValidation: Added -Wundef to GCC project configurations.

Core(M): Fix -Wundef for __ARM_FEATURE_DSP

This prevents multiple warnings when compiling with GCC
warning: "__ARM_FEATURE_DSP" is not defined, evaluates to 0 [-Wundef]

CMSIS-Driver: Removed copyright notice from Driver_MCI.c

CMSIS-Driver: Updated MCI documentation, added MCI_Demo.c

CoreValidation: Save builder Junit result as build_<now>.xml
Needed to distinguish between actual test results and builder results.

CoreValidation: Store matrix build result to Junit xml file.

Updating company brand
- Converted ARM to Arm in all documentative text in source, header, and doxygen.
- Converted ARM to Arm in descriptive texts in pack description file.
  All identifier strings, like vendor, are kept unchanged due to compatibility reasons.
- Updated copyright year and file date.

CoreValidation: Fixed NVIC function test for Cortex-M0/M0+
- CM0/CM0+ do not have NVIC_GetActive function.

Core(A): Removed unnecessary register volatile declarations from L1C functions. (Issue #303)

RTX5: version increased to V5.3.0

Core(M): Removed overused type casts in NVIC functions (Issue #248).
- Enhanced NVIC test case to cover all NVIC functions.
- Fixed some typos in inline documentation.

Core(A): Added CP15 register access functions for CSSELR. (Issue #300)
- CSSIDR is read-only, use __set_CSSELR instead of __set_CSSIDR to select cache level.

Core(A): Fixed VBAR cp15 register access functions (Issue #301).
- __set_VBAR accidentally used CP15 MVBAR register.
- Added analogue access functions for MVBAR (monitor mode).
- Enhanced CoreValidation tests to better check VBAR/MVBAR functions.

Core-M: Fixed typos in core headers.

Minor text correction.

Driver: Removed example code todo from USB Driver.
USB Driver is not used directly but through the USB stack, typically. Thus direct usage of the low level USB driver is not a subject for end user documentation.

Driver: Added demo code for Flash Driver usage.

Driver: Added demo code for using NAND Driver.

RTOS2/Doc: Enhanced RTOS Function Overview and RTX5 memory allocation.
- Added section Common Design Concepts to Function Overview, outlining some basic considerations common to major parts of RTOS2.
- Documenting linker sections needed to make manually allocated object control blocks visible to Component Viewer.

Documentation for MISRA checking and deviations added

Core(A): Changed macro __DEPRECATED to CMSIS_DEPRECATED. (Issue #287)
__DEPRECATED conflicts with a predefined macro in GCC C++ mode.

Core(A): Fixed validation test for enable/disable branch prediction on Cortex-A7.
On Cortex-A7 the BTAC cannot be enabled/disabled separately. The Z bit in SCTRL
register is defined as RAO/WI on Cortex-A7.

Core(A): Refactored L1 Cache maintenance to be compiler agnostic.
- Added L1 Cache test cases to CoreValidation.
- Adopted FVP Cortex-A configs to simulate cache states.

Core(M): Aligned PSPLIM and MSPLIM access functions among compilers and device variants.
Non-secure PSPLIM and MSPLIM are RAZ/WI if Main Extensions are not implemented.
According to an advice from ATEG team in SDDKW-43532 we shall not rely on hardware RAZ/WI behaviour.
Thus the access functions now mimic RAZ/WI behaviour if the registers are not available.
- Fixed/adopted implementation for ArmClang, GCC and IAR.
- Enhanced CoreValidation tests.
- Enhanced doxygen documentation.

CMSIS-Core(A): Add MMU section_normal_nc macro

I added the macro definition for non-cache area.

CoreValidation: Fixed FVP configs for ARMv8-M.

Doxygen: Updated Arm Compiler LTM Version to Arm Compiler 6.6.2.

CoreValidation: Removed GCC compiler flag -pedantic due to false positives.
ISO-compliance and portability is assured otherwise.

Core: Fixed GCC compiler warnings on __CLZ intrinsic.
According to ACLE the CLZ intrinsics shall return an unsigned value.

CoreValidation: Update FVP test config to use stand-alone version instead of MDK.

Core(M): Added TPI_ACPR_SWOSCALER defines.
Former TPI_ACPR_PRESCALER defines marked as deprecated.
According to ARMv7-M Arch Ref Manual Issue E.b Section C1.10.4.

Core(M): Fixed mask define for ITM TPR PRIVMASK.
According to ARMv7M Arch Ref Manual Issue E.b Section C1.7.5.
Fixed ITM_Type definition in doxygen documentation.

Core: Added __STATIC_FORCEINLINE macro for all compilers.

Core(M): Fixed MISRA and typos.

RTX5: MISRA compliance (added PC-lint comments and deviation description)

RTOS2: OS Tick API 1.0.1 (removed unnecessary return values)

CoreValidation: Switched Cortex-A test projects to full ArmLib.

CoreValidation: Fixed pattern for test result file.

CoreValidation: Added post run step hook to store test results.

CoreValidation: Use exit() to finish tests instead of guessed max cycle limits.
- Switched ArmCompiler tests to use full ArmLib for semihosted exit().

CoreValidation: Refactored matrix build script to use common implementations from buildutils.

Aligned develop branch with master after release.

Core(M): Enhanced IAR compiler header to ignore PSPLIM and MSPLIM for ARMv8-M Baseline w/o Security Extensions in non-secure mode.

Doxygen: Updated verified compiler versions.

Doxygen: Enhanced Driver_CAN documentation.
- Added new state ARM_CAN_UNIT_STATE_BUS_OFF as it was introduced formerly.

Core(A): Fixed __get_CP64 and __set_CP64 for IAR.
The rsr/wsr intrinsics does not work for 64-bit registers.

CoreValidation: Fixed Cortex-M23S test for IAR using --cmse compiler option to activate security extensions.

RTOS2: Enhanced RTOS timer documentation and example.

CoreValidation: Added -e compiler option to all Cortex-A IAR builds.

CoreValidation: Changed UV4 execution to use uVision.com instead of uv4.exe.

CoreValidation: Enhanced build script to support long term maintenance (LTM) version of AC6 as additional compiler.

CoreValidation: Added test projects for ArmCompiler6 LTM on Cortex-A.

CMSIS Driver: Updated NAND API documentation

CoreValidation: Updated all test projects to use default compiler version, not fixed ones.

CMSIS Driver: Updated NAND API V2.3.0 (extended ARM_NAND_ECC_INFO structure)

RTX5: Enhanced documentation for osRtxErrorStackUnderflow to state this error is equivalent to "stack overflow".

Core(M): Update mpu_armv7.h and mpu_armv8.h
COSMIC C Compiler does not support recursive inline functions.

Doxygen: Enhanced description for TZ_ModuleId_t.
 - Added zero value definition to be "no secure context".
 - Added ID configuration option for RTX Idle and Timer Threads.

Release preparation: Aligned version information and updated change histories.

CoreValidation: Clean up.
- Removed pack description.
- Removed outdated example projects.

Pack: Fixed case of RTX ARMv8-M assemblies for IAR.

RTX5: updated Event Recorder functions

Pack: Fixed condition CM4_FP for Cortex-M4 with FPU to match Dfpu=FPU|SP_FPU|DP_FPU.
- Previously only "FPU" was recognized, but the device ARMCM4_FP uses "SP_FPU".

CoreValidation: Added test functions for MSPLIM and PSPLIM.
- Updated all Cortex-M23/M33 test configs to reflect new tests.

Core(M): Enhanced ICCARM with MSPLIM and PSPLIM functions.

CoreValidation: Migrated Cortex-M* test projects for IAR to rtebuild.

CoreValidation: Migrated Cortex-M23/M33 tests for IAR to rtebuild.

Core(M): Fixed core_cm33.h DSP usage detection based on ACLE predefined macro __ARM_FEATURE_DSP.

Added ARMv8M handler files for RTX5 to PDSC.

CoreValidation: Fixed validation tests for Cortex-A5/7/9 using IAR.

Device: Added/fixed startup files for Cortex-A5/7/9 using IAR toolchain.

RTX5: Added TrustZone Module Identifier configuration for Idle and Timer Thread (#252)

Core: Updated compiler __NO_RETURN definition to prevent macro name clash on "noreturn" with C11 stdnoreturn.h. (Issue #240)

RTX5: corrected typo (Capiversion in pdsc)

RTOS2: Updated __NO_RETURN definition in cmsis_os2.h (#240)

RTOS2: Updated API V2.1.2 (version info in headers)

RTX5: updated to CMSIS RTOS2 API V2.1.2

RTOS2: Updated API V2.1.2
- Additional functions allowed to be called from Interrupt Service Routines: osKernelGetInfo, osKernelGetState

RTX5: Moved SVC/PendSV handler priority setup from osKernelInitialize to osKernelStart

User Priority Grouping can be updated after osKernelInitialize but before osKernelStart.

RTX5: Corrected memory allocation for stack and data when "Object specific Memory allocation" configuration is used

RTX5: version increased to V5.2.3

CoreValidation: Fixed rtebuild build path convention.

Merge branch 'develop' of https://github.com/ARM-software/CMSIS_5 into develop

CMSIS-Core(A): Fixed enumerated type increment in GIC_DistInit and GIC_CPUInterfaceInit functions

Core(A): Updated __FPU_Enable function (VFP register count detection)

CMSIS-Driver: Added usage examples to MCI Interface.

CoreValidation: Added basic lint configuration for validation tests.
 - lint.py to run lint for configured test projects.

Core(A): Fixed macro issues on coprocessor register access macros.

CoreValidation: Fixed test projects for Cortex-M0+
- Execute MPU tests.
- AC6 test project with build target for STM32L053 Nucleo board.
- GCC test project wrong path to linker script after recent device change.

PDSC: Added new device ARMCM0P_MPU as a base Cortex-M0+ device with MPU.

Core: Added #error condition to cmsis_iccarm.h if intrinsics.h is included earlier.
intrinsics.h must not included manually before cmsis_iccarm.h because CMSIS redefines some intrinsic function.

Core(A): Fixed system include pragma in armclang compiler header.

Core: Fixed #pragma clang system_header to be used for all clang based compilers.

Core: Fixed inline functions to use consistent code style.

Added typecasts to __REVSH

Added typecasts to __REVSH