Utilities: PackChk 1.3.89 for Win32

Change-Id: I31b4a1f7c94a6d49781b8ad6875d08a66232d724

Update Ref_PMU8.txt

Added PMU usage example

CMSIS Device: - Reworked ARMCM* C-StartUp files.

CMSIS-Driver: minor update of all driver templates

Merge branch 'develop' of https://github.com/ARM-software/CMSIS_5 into develop

CMSIS-Driver: minor update of the USB Host driver template

CMSIS-Driver: minor updates in templates (added driver index)

CMSIS-Driver: minor update in SPI documentation

CMSIS-Driver: minor enhancements in headers (added helper macros for driver name with index)

Added naming convention for CMSIS-Driver access structs

Examples: Fixed IAR examples to use case sensitive board vendor="IAR".

Change-Id: Iffd36347eb4847fab80a7b37320e4e9cb5157552

Merge branch 'develop' of github.com:ARM-software/CMSIS_5 into develop

doxygen warning fixed

Pack: Fixed version for Cortex-M55 Startup component.
- Set all versions to 1.0.0 as its the initial release.
- Fixed all projects to refer to proper pack/component versions.

Change-Id: I4dc8429ae77e7647573ce93be0de708a8d6675f6

Pack 1.6.3 release notes

CMSIS-Driver SPI: removed Simplex Mode (deprecated)

CMSIS-Driver: minor updates in templates

RTX5: refactored GCC IRQ Handlers

Pack: Aligned version numbers.
- Version histories
- Doxyfiles
- Config files
- README.md
- Fixed linter.py

Change-Id: I5a174ec423339d0ed029b07a393bf1f5819bfb6b

DoxyGen: Fixed Core(M) version and history.

Change-Id: I556acb6dc6a8fc6157b48491ad1d60f66f709b45

DoxyGen: Enhanced documentation of CMSIS macros other missing stuff.
- Added PMU events for Cortex-M55.
- Added PMU_Type and PMU define.
- Added missing core numbers to __CORTEX_M.
- Added missing SCB_InvalidateICache_by_Addr.
- Enhanced/reworked description of device config macros.

Change-Id: I3ebebe33dddbd2eddaea39a25cc268a106c9180b

Devices: Enable loop and branch info cache for Armv8.1-MML devices.

Change-Id: If7ada5d8433176f56c42f25ce79aaad4b268da8e

Core(M): Fixed device config checks for missing defines.
- Added __VTOR_PRESENT to all VTOR-capable cores, defaulting to 1.
- Added __FPU_DP, __DCACHE_PRESENT and __ICACHE_PRESENT to Armv8.1-M cores.
- Updated defines to affected device headers.

Change-Id: I3e0c6a35e4b526b46c583566e2adc69d89b7020a

DoxyGen: Enhanced/reworked Cache Functions and RTOS2.
- SCB_InvalidateICache_by_Addr documentation added.
- osEventFlagsSet clarified behaviour when using osFlagsNoClear.
- osThreadFlagsSet clarified only target thread is affected.

Change-Id: Idc170670dad9e54739795d491a91ede6d2319c3f

RTX5: added support for MVE-I (Armv8.1-M)

Core(M): Fixed typo in __VECTOR_TABLE_ATTRIBUTE definition (#740)
Use __attribute*__*(..) rather than __attribute(..)

Change-Id: Ib92116ea8d4bad00b0b2277af156654ad9752ff8

Driver: Fixed typo in SAI Driver interface macro. (#849)

ARM_SAI_ERROR_FRAME_LENG*HT* => ARM_SAI_ERROR_FRAME_LENG*TH*
Using @deprecated to notice the wrong one, and added the new.

Change-Id: Ieb4eb047752c29079baa810e88b879800d508921

Added documentation for MVE and PMU functions as requested in SDCMSIS-1131

Pack: Enhanced uVision and EWARM Simulators for Armv8.1-M compatibility.

Change-Id: I46df8a15ab4a43c69fa2f62bb7935f2129d6475c

RTOS2: Added Blinky and MsgQueue examples for IAR

This is a strainght port of the corresponding ARM examples.
The projects are setup to run on the simulator and teh default is an M3
target, but that can easily been changed after the example has been
imported.

The projects has been setup to use a simulated SysTick interrupt and the
thread viewer plugin.

Signed-off-by: TTornblom <thomas.tornblom@iar.com>

Minor code example updates

Aligned PMU function prototypes and definitions for PMU counter overflow and interrupt enable functions.
Fixed spacing issue with some comments.

Device: Replaced __MVE_USED with __ARM_FEATURE_MVE on Armv8.1-M devices.

Change-Id: I88dce50f659d6a4017ce640618adecb638b905cd

VIO: updated template (removed code annotation)

Updated last four PMU functions to return void.

CMSIS_VIO: changed valueXYZ presentation in SCVD file.

VIO: updated template (added further sections controlled with defines CMSIS_VIN and CMSIS_VOUT)

Added usage code examples to all functions.

VIO: updated template (added support for defines CMSIS_VIN and CMSIS_VOUT)

Updated images and documentation

VIO: renamed definitions, functions and symbols (prefix "cv")

Changed cv prefix to vio

Minor fixes.

RTX5: added support for Cortex-M55 (without FPU)

CMSIS-NN Add MVE support in requantization for a variant of DWC

1. MVE support is added to depthwise_conv_s8_mult_4() for requantization.
2. CMSIS version is bumped up in ARM.CMSIS.pdsc

Change-Id: Ia80cf9830bfe7ac46302f107ceb4769903cdf134

Core(M): Fix-up to Armv8.1-M core headers after adding PMU.
- Fixed reserved numbering in PMU_Type struct
- Added missing PMU_BASE and PMU defines for CM55

Change-Id: I9583227a6e8904ad73b06a6e225c8096c1fb2053

Merge branch 'develop' of https://github.com/ARM-software/CMSIS_5 into develop

CMSIS DSP: reworked examples.

VIO initial documentation added; more work on the header file for easy documentation.

Device: Enhanced Armv8.1-MML TrustZone setup for MVE.
Configure security for FPU/MVE coprocessors CP10/CP11
if either FPU or MVE (or both) are used.

Change-Id: I3137aa69e3358e29f6d69ebda1741e71115369cb

Corrected typo in return sections of functions.

CMSIS-DSP: Correction to spline function to be able to build examples
Correction of CMSIS-DSP version number for binary version of the CMSIS-DSP.

Updated pmu_armv8.h with PMU functions and event macros.

Updated core_armv81mml.h with PMU structure and macro definitions.

Updated core_cm55.h with PMU structure and macro definitions, plus M55 specific events.

Fixed link for SDCMSIS-1172

CMSIS VIO: registered API and added virtual implementation (using memory only)

CMSIS VIO: moved to CMSIS-Driver

Core(M): Removed __MVE_PRESENT and __MVE_USED macros for Armv8.1-M based devices.
Instead of using those macros we decided to rely on the ACLE macros defined
by the Compiler (i.e. __ARM_FEATURE_MVE).

Change-Id: Ib04aa3a32f02d855db2e24431ea351dc82809637

Pack: Enhanced TrustZone Secure/Non-secure conditions

Pack: Fixed pack description and generator script ...
... after adding new files to DSP component.
- Consider new Build section in Documentation
- Consider DSP ComputeLibrary and PrivateInclude

Change-Id: I52a44f609ab81dfcc24809e17d762dd5272c6fa3

Changes made as required by SDCMSIS-1172

CMSIS-NN List source files and update revision number

1. All CMSIS-NN soure files are listed in ARM.CMSIS.pdsc
2. Version history is updated

Change-Id: Ic87f42e753165ff6228321ee2c61a8b6ff57b0d2

core: add SPDX identifier

CMSIS-DSP: Added path to new headers for building CMSIS-DSP pack.

CMSIS-DSP: Updates pack source component.
- Bumped component version to 1.8.0
- Added new groups/functions/files

Change-Id: Iee15d6af1e7e9c1169867270ca04f9ca7d5552c7

Added examples to the tutorial.

RTX5: typo correction in documentation (rtx_evr.h)

Added RTX5 tutorial, waiting for example projects

RTX5: added support for Cortex-M55

CMSIS Driver: minor update in the documentation

RTX5: updated version history

RTX5: updated configuration template default values
 - increased Global Dynamic Memory size to 32768 bytes
 - increased Default Thread Stack size to 3072 bytes
 - increased Idle Thread Stack size to 512 bytes
 - increased Timer Thread Stack size to 512 bytes

Doxygen: Fixed warnings for CMSIS-RTOS2 Mutex attributes

CMSIS Driver: minor update in the documentation

DoxyGen: Added Armv8.1-MML and CM55 to template lists.
- Removed implemented extensions from device name for ARMCM55
  as adding all those becomes unmaintainable.

Change-Id: Idc07ac2977087a63d16cb9bbacfc74ba03f35670

Core(M): Refactored/aligned L1 Cache Functions
 - Moved functions from core_cm7.h to cachel1_armv7.h
 - Added L1 Cache to CM55 and ARMv8MML/ARMv81MML devices

Change-Id: I6102603595e3aba6e2666a3e73efe39b80da3bde

Irq modes handling

Change-Id: I427af99ad6c561619068155c1e52fe4081282785

Device: Fix wrong core header file inclusion for SC300 and SC000

core header file included should be core_sc300.h instead
of core_SC300.h and core_sc000.h instead of core_SC000.h

Signed-off-by: Surendran Kanagaraj <surendran.k@samsung.com>

CMSIS Driver: minor update in the documentation

Partner Meeting 2020 slides uploaded

renamed a few tabs in docs

Added Cortex-M55 support.
Added ARMCM55 device.

Added Tutorial "Scaleable Software Stack"

CMSIS-Core documentation: partition_<device>.h includes now partition_gen.h (that is generated using CMSIS-Zone); added FPU settings to partition_<device>.h

Removed unused old CMSIS logo

Uploaded new CMSIS logo

Updated file list image

Doxygen: Fixed wording for CMSIS-RTOS2 Mutex Priority Inheritance.

Change-Id: I8097e29c542e07b61d18d9e77a30eb92ceefafeb

Added use of predefined macro __ARM_ARCH_8_1M_MAIN__

Added UDE support to ARM-v8-M header files.

Core(M): Fixed barriers in MPU enable/disable.

Change-Id: Ieb7c6dd5c1bc46cf73aa6496f199c79f4c8682e4

Core(M): Fixed FPU_Type by adding missing MVFR2 field.

Change-Id: I3241aa219d633c52d4dcad517900893a76e23918

RTX5: Enhanced support for Armv8-M (specifying thread TrustZone module identifier is optional)

Core(M): Ignore -Wpedantic on Armv8-M core headers.
The MPU register definition makes use of (non ISO C99) features, i.e.
the struct definition contains unnamed structs/unions, deliberately.

Change-Id: I98beb3503c5859a6fb987f25e01b296459ecc18a

Core(M): Fixup for syntax error introduced by #796

Change-Id: I73e160c4a277b353e6c98a82cff8102f63c55511

CMSIS CORE: Adding support for __SXTB16_RORn

CMSIS Driver: minor documentation fix (ARM_USART_EVENT_ bit 11 is DSR not CTS)

CMSIS Driver: improved MISRA compliance in APIs (added literal suffix U)

Core(A): Fixed GIC_SetPendingIRQ to use GICD_SGIR instead of GICD_SPENDSGIR for compliance with all GIC specification versions.

Core(M): Added SCB_GetMVEType to decode implemented type of MVE.

Change-Id: I9d3c1fb9295c12217e3bdd70e0d02ddadd96e0ea