CMSIS/RTOSv2 Tick-less Low-Power Operation documentation.
- Using __WFE (instead of __WFI) in the example.
- Added link to application note about low power operations.

CMSIS-Core: Changed IAR __CLZ workaround to respect a new guard signaling availability of __CLZ in future versions.

CMSIS-RTOS2: Fixed and enhanced documentation.
- Fixed example for osThreadGetName.
- Enhanced details for all osXXXId_t with references to functions returning those object ids.

Merge branch 'feature/clean_up' into develop

Added PL1_SetCounterFrequency into Core_A

Removed todo

Updated Core_A documentation

Merge branch 'feature/rtos_docu_ehancements' into develop

Additional docu: cleaned all osXxx_Attr_t descriptions, added code examples.

adding missing lint comment for T_UINT32_READ

cmsis: fix IAR architecture macros

__CORE__ is IAR specific, similar to __ARM_ARCH_ macros that GCC defines.

Note: The later versions of IAR as one tested (>7.80.4) might contain these definitions,
thus we are defining them right after inclusion of the cmsis_iar header file.

Issue #164: Added workaround for missing __CLZ intrinsic on ARMv6 in IAR compilers prior 8.

Fixed PDSC to differentiate between AC5 and AC6 only for Cortex-A devices for now.

Merge pull request #186 from nolange/develop

Fix __set_FPSCR and __get_FPSCR for (non-ARM) Clang

Fix __set_FPSCR and __get_FPSCR for (non-ARM) Clang

The clang assembler does not know the vfpcc register, compiling
code using CMSIS will therefor fail.

This patch will use the corresponding builtin thats available on
Clang, and is supposed to be supported with GCC since Version 5.

A patch for GCC 7 is available, fixing a mistake
(https://gcc.gnu.org/ml/gcc-patches/2017-04/msg00443.html).
Optimistically this patch enabled the builtin for GCC 7.1.

Enhanced pack description with ARM Compiler 6 awareness for Cortex-A.

Enhanced Core(M) documentation with CMSIS version control defines.

Corrected __set_mode for ARMCC AC5

Refactored __CM_CMSIS_VERSION defines according to #178.

Enhanced and unified CMSIS RTOS2 message queue documentation.

Fixed CMSIS generic library documentation and example.

RTX5: added support for Cortex-A (preliminary)

CMSIS-Core_A:
 - Added ARM Compiler 6 support
 - Updated Cortex-A core functions
 - Updated Startup and System files

Enhanced and unified CMSIS-RTOS2 MemPool documentation.

Enhanced, fixed and unified CMSIS-RTOS2 Semaphore documentation.

Enhanced and unified CMSIS-RTOS2 Mutex documentation.

Fixed and unified CMSIS-RTOS2 Timer documentation.

Enhanced CMSIS-RTOS2 Wait documentation.

Enhanced, corrected and unified CMSIS-RTOS2 Event documentation.

Unified CMSIS-RTOS2 documentation for Thread and Thread Flags to reference to thread states where mentioned.

Unified CMSIS RTOS2 Thread Flags documentation with return code listings.

Enhanced and unified CMSIS-RTOS2 thread documentation.

Added scheduler section to RTX5 theory of operation.

Enhancements to RTOS2 documentation.

Added more information about the usage of an alternative timer. Added code example.

Fixed RTOS2 message queue example.

Added initial contribution for CMSIS Core(A) ARM Compiler 6.

Updated Core_A doc: added Cortex-A5 into device table and renamed GIC, MMU references

Core(A): Moved all descriptions available in source files to be \brief.

Updated Core_A documentation

RTX5: updated release notes

Enhanced CMSIS RTOS2 documentation regarding the behavior of osThreadSuspend and osThreadResume.

Updated pdsc: RTX5.1.1

Fixed CMSIS-Core(A) revision history name.

Rework documentation for using Core_A, added missing diagram and adopted the basic example to be valid for Cortex-A9 FVP.

Added template and using pages to Core-A documentation.

Added links to the Cortex-A7 and -A9 reference manuals to documentation overview.

Add 'lint' comments for MISRA checking

Enhanced RTOS2 documentation to state clearly that a user provided stack memory must be 64-bit aligned.

Corrected revision history.

Moved the configuration file update from general RTOS2 rev. hist. to RTX 5 specific one.

Replaced 'Core-M' and 'Core-A' with 'CMSIS-Core (Cortex-M)' and 'CMSIS-Core (Cortex-A)'

Renamed Core-M and Core-A to CMSIS-Core(M) and CMSIS-Core(A)

Documentation updates required by issue#162.

Fixed minor mark down issue in README.md

Updated Core_A devices
Added Cortex-A5 support

Update README.md

Update README.md

EW2017 Review Meeting - slides + roadmap update

Update README.md

Update README.md

Update README.md

Moved svc_user.c file to templates and added it to the pack description accordingly.

adding Core_A and Zone documentation folder to pack build script

Added warning note to 'osThreadTerminate'

Add __TZ_get/set_SP for v8-M

Initially taken over the overview documentation from Core-M to Core-A.

Fixed include path to CMSIS-Core-M header files in overview.

Updated Core_A documentation

Adapted for further defines

Added text to documentation - still building up

Enhanced RTXv5 documentation with a note about the need to use C99 mode when compiling the source code.

Corrections and adaptions

Prepared documentation framework for Core-A

Adapted header fiels to comply to our documentation rules

Added information about control block sizes

* Added a list of issue labels to the README which describes their meanings.

Merge pull request #160 from Patater/nvic-vectab-virtual-all

Improve the NVIC virtualization features on all cores

Renamed folder CORE_A into Core_A

core: Allow virtualization of NVIC_SystemReset

Previously, we only allowed the virtualization on NVIC_SystemReset on
select architectures. Add NVIC_SystemReset() to the set of functions
that can be virtualized via CMSIS_NVIC_VIRTUAL on all architectures.

core: Allow the virtualization of NVIC functions

Previously, we only allowed the overriding of the NVIC defines on select
architectures. This meant that the CMSIS_VECTAB_VIRTUAL and
CMSIS_NVIC_VIRTUAL features were not practically useful on any of the
other architectures.

On all architectures, allow overriding the NVIC defines by including a
standardly named "cmsis_vectab_virtual.h" and "cmsis_nvic_virtual.h"
based on whether virtualization is desired (via CMSIS_VECTAB_VIRTUAL and
CMSIS_NVIC_VIRTUAL).

Added C startup for Cortex-A devices and updated CORE_A functions

CMSIS CORE_A:
- Added Cortex-A core support, ARMCC specific:
  - Core specific register definitions
  - Generic Interrupt Controller functions
  - Generic Timer functions
  - L1 and L2 Cache functions
  - MMU functions
- Added ARMCA7 and ARMCA9 devices
- Added Startup, System and MMU configuration files
SDCMSIS-579

Fixed broken links

Replaced 'CORE' with 'Core' in example code excluding text in cclass

Replaced 'CMSIS-CORE' with 'CMSIS-Core-M'

Adapted and prepared structure to add Cortex-A and CMSIS-Zone documentation

Merge pull request #146 from niklas-arm/fix/missing_return_statement

Add missing return statement

Add missing return statement

Update README.md

Added macros
__UNALIGNED_UINT[16|32]_READ, __UNALIGNED_UINT[16|32]_WRITE.

RTX5: Fixed potential corruption of terminated threads list (updated previous commit).

minor corrections to CMSIS-PACK

CMSIS Driver: updated documentation

bumped Cversion of CMSIS Core to 5.0.1

updating version and version history for General and Pack

Changed macro __PACKED back for ARMCC compiler.

Updated CMSIS-Driver to revision 2.0.5 and added rev. history.

CMSIS Driver API: added volatile to status typedef's

Fixed Schema Violation

correcting description for taxonomy Compiler

adding taxonomy Cclass RTOS