Aligned GIC examples in documentation

GIC priority grouping handling corrected

CMSIS-Core(A): Enhanced documentation for new IRQ API.

- Added exception and interrupt introduction.
- Fixed core/peripheral configuration defines.

CMCIS-Core(A): Fixed some typos.

Correct gcc version check for __builtin_arm_[gs]et_fpscr builtins

The fix is now in the gcc-7 branch, and will be definitly
be included with 7.2

https://github.com/gcc-mirror/gcc/commits/gcc-7-branch/gcc/config/arm/arm-builtins.c

OS Tick Private Timer updated (it now uses IRQ Controller API)

Added IRQ Controller API, implementation using ARM GIC and basic documentation

Updated GIC and Private Timer access functions

Doxygen Core(A): Fixed warnings regarding ambiguous grouping.

Fix wrong comment in SCB about MVFR2 register

Fixed compilation errors

OS Tick: added Private Timer implementation

CMSIS-RTOS2: Enhanced semaphore documentation with producer/consumer example.

CMSIS-RTOS2: Enhanced documentation.
- Removed weak from OS Tick API examples.
- Added supported/tested toolchains to technical data page.

RTX5: updated revision history

OS Tick: updated documentation (typo correction)

RTOS2: Enhanced documentation with details about new OS Tick API.

RTOS2: Enhanced osDelayUntil and osKernelGetTickCount with tick overflow handling.

RTOS2: Enhanced RTX configuration documentation (SDCMSIS-607).

Updated description of OS Tick API

RTX5: updated to use OS Tick API

CMSIS Device: Added OS Tick API

CMSIS-Core: #203 compiler macro for packed union

RTOS2: Updated API V2.1.1
- Additional functions allowed to be called from Interrupt Service Routines: osKernelGetTickCount, osKernelGetTickFreq
- Changed Kernel Tick type to uint32_t, updated: osKernelGetTickCount, osDelayUntil

Fixed read/write permissions of Core_A Private Timer registers

RTX5: Corrected MessageQueue to use actual message length (before padding).

CMSIS-RTOS2: Fixed example for osThreadGetName, added missing id parameter. SDCMSIS-667

CMSIS-RTOS2: Enhanced mutex flag documentation and added examples. Issue #200

Added GIC set/clear SGI pending flags handling
Fixed GICDistributor struct
Fixed preprocessor checks in GCC version of irq_ca.S

CMSIS-Core(A): Fixed references in documentation.

CMSIS-Core(A): Enhanced documentation for cache access maintenance.

Doxygen:
- Fixed bold markup in some CMSIS-Drivers.
- Fixed and enhanced CMSIS-Core(A) function descriptions.

Updated images for a better understanding (coloring secure/non-secure).

CMSIS Core(A): Added documentation to Cortex-A GIC functions.

Fixed typos.

CMSIS-Core: Fixed possible compiler/misra warnings on IAR CLZ workaround.

CMSIS/RTOSv2 Tick-less Low-Power Operation documentation.
- Using __WFE (instead of __WFI) in the example.
- Added link to application note about low power operations.

CMSIS-Core: Changed IAR __CLZ workaround to respect a new guard signaling availability of __CLZ in future versions.

CMSIS-RTOS2: Fixed and enhanced documentation.
- Fixed example for osThreadGetName.
- Enhanced details for all osXXXId_t with references to functions returning those object ids.

Merge branch 'feature/clean_up' into develop

Added PL1_SetCounterFrequency into Core_A

Removed todo

Updated Core_A documentation

Merge branch 'feature/rtos_docu_ehancements' into develop

Additional docu: cleaned all osXxx_Attr_t descriptions, added code examples.

adding missing lint comment for T_UINT32_READ

cmsis: fix IAR architecture macros

__CORE__ is IAR specific, similar to __ARM_ARCH_ macros that GCC defines.

Note: The later versions of IAR as one tested (>7.80.4) might contain these definitions,
thus we are defining them right after inclusion of the cmsis_iar header file.

Issue #164: Added workaround for missing __CLZ intrinsic on ARMv6 in IAR compilers prior 8.

Fixed PDSC to differentiate between AC5 and AC6 only for Cortex-A devices for now.

Merge pull request #186 from nolange/develop

Fix __set_FPSCR and __get_FPSCR for (non-ARM) Clang

Fix __set_FPSCR and __get_FPSCR for (non-ARM) Clang

The clang assembler does not know the vfpcc register, compiling
code using CMSIS will therefor fail.

This patch will use the corresponding builtin thats available on
Clang, and is supposed to be supported with GCC since Version 5.

A patch for GCC 7 is available, fixing a mistake
(https://gcc.gnu.org/ml/gcc-patches/2017-04/msg00443.html).
Optimistically this patch enabled the builtin for GCC 7.1.

Enhanced pack description with ARM Compiler 6 awareness for Cortex-A.

Enhanced Core(M) documentation with CMSIS version control defines.

Corrected __set_mode for ARMCC AC5

Refactored __CM_CMSIS_VERSION defines according to #178.

Enhanced and unified CMSIS RTOS2 message queue documentation.

Fixed CMSIS generic library documentation and example.

RTX5: added support for Cortex-A (preliminary)

CMSIS-Core_A:
 - Added ARM Compiler 6 support
 - Updated Cortex-A core functions
 - Updated Startup and System files

Enhanced and unified CMSIS-RTOS2 MemPool documentation.

Enhanced, fixed and unified CMSIS-RTOS2 Semaphore documentation.

Enhanced and unified CMSIS-RTOS2 Mutex documentation.

Fixed and unified CMSIS-RTOS2 Timer documentation.

Enhanced CMSIS-RTOS2 Wait documentation.

Enhanced, corrected and unified CMSIS-RTOS2 Event documentation.

Unified CMSIS-RTOS2 documentation for Thread and Thread Flags to reference to thread states where mentioned.

Unified CMSIS RTOS2 Thread Flags documentation with return code listings.

Enhanced and unified CMSIS-RTOS2 thread documentation.

Added scheduler section to RTX5 theory of operation.

Enhancements to RTOS2 documentation.

Added more information about the usage of an alternative timer. Added code example.

Fixed RTOS2 message queue example.

Added initial contribution for CMSIS Core(A) ARM Compiler 6.

Updated Core_A doc: added Cortex-A5 into device table and renamed GIC, MMU references

Core(A): Moved all descriptions available in source files to be \brief.

Updated Core_A documentation

RTX5: updated release notes

Enhanced CMSIS RTOS2 documentation regarding the behavior of osThreadSuspend and osThreadResume.

Updated pdsc: RTX5.1.1

Fixed CMSIS-Core(A) revision history name.

Rework documentation for using Core_A, added missing diagram and adopted the basic example to be valid for Cortex-A9 FVP.

Added template and using pages to Core-A documentation.

Added links to the Cortex-A7 and -A9 reference manuals to documentation overview.

Add 'lint' comments for MISRA checking

Enhanced RTOS2 documentation to state clearly that a user provided stack memory must be 64-bit aligned.

Corrected revision history.

Moved the configuration file update from general RTOS2 rev. hist. to RTX 5 specific one.

Replaced 'Core-M' and 'Core-A' with 'CMSIS-Core (Cortex-M)' and 'CMSIS-Core (Cortex-A)'

Renamed Core-M and Core-A to CMSIS-Core(M) and CMSIS-Core(A)

Documentation updates required by issue#162.

Fixed minor mark down issue in README.md

Updated Core_A devices
Added Cortex-A5 support

Update README.md

Update README.md

EW2017 Review Meeting - slides + roadmap update

Update README.md

Update README.md

Update README.md

Moved svc_user.c file to templates and added it to the pack description accordingly.

adding Core_A and Zone documentation folder to pack build script

Added warning note to 'osThreadTerminate'

Add __TZ_get/set_SP for v8-M