Pack/Doxygen: Updated versions and changelogs of Core(M) and Core(A).

Core(M): Added __NO_RETURN to __NVIC_SystemReset() to silence compiler warning, see issue #336.

Core: Updated cmsis_gcc file header.

Core(A): Remove usage of __builtin_arm_[gs]et_fpscr in GCC >= 7.2 due to shortcomings.

RTX5: ignoring CPUID field in GIC implementation
      updated interrupt handler for GCC and IAR

CoreValidation: Activated tests on AC6LTM for Cortex-M0/M0+.

Core(M): Remove usage of __builtin_arm_[gs]et_fpscr in GCC >= 7.2 due to shortcomings.

Documentation: OS Tick Timer API is now separated from RTOS API

consistent names in comments

RTX5: fixed osMemoryPoolAlloc to avoid potential race condition (#342)

RTX5: disabled OS Tick interrupt during post processing in IRQ handler for Cortex-A devices

Function comments improved (no functional change -> no version number modified)

typo fixed

Code Coding rules for CMSIS-RTOS2 added.

Added IAR DSP lib support

RTX5: minor code optimizations (removed unnecessary checks)

RTX5: fixed optimization issue when using GCC optimization level 3

Update cmsis_iccarm.h

Changing the definition of __RESTRICT to be __restrict, which is consistent with the other toolchains and works for both C and C++.

RTOS2: Update version information for OS Tick Private Timer.

Doxygen: Fixed broken link from general revision history to Core(A) history.

Move non-config includes behind PTIM ifdef

That is to enabled integration with build-it-all Mbed OS type build
system.

Driver NAND usage examples enhanced

Update README.md

Bump pack version after release.

DoxyGen: Fixed version and changelog of general chapter.

CMSIS-NN: Changed Cgroup to "NN Lib" to match the current PACK.xsd schema.
 - Cgroup names must have at least 3 characters.

Pack: Update PDSC and changelogs for 5.3.0 release.

Driver: Updated demo code for Flash Driver usage.

CMSIS RTOS2: minor update in documentation (fixed typos)

Added information how to disable the generation of events in RTX for individual API calls.

Doxygen: Added clear statements that we use C99/C++03 standards, not original ANSI C89.

DoxyGen: Fixed Memory Management documentation.
 - Link from RTOS2 Manual User-defined Allocation to RTX5 Static Object Allocation.
 - Added description, references and examples to RTX5 memory size macros.

DoxyGen: Removed automatic cross references from RTOS2 to Core.
 - Automatic cross references currently crash the MDK pack installer.
 - Using manual references instead.

CoreValidation: Append test result title prefix to distinguish test configuration aggregated in Jenkins reports.

CoreValidation: Fixed Cortex-A9neon mfpu setting to be compatible between AC6 and GCC.

DoxyGen: Added reference to CMSIS device header needed in RTOS2 Migration Guide.

DoxyGen: Fixed typos in CMSIS-RTOS2.

DoxyGen: Enhanced RTOS2/RTX5 documentation with usage examples for manual memory allocation.

Merge branch 'feature/rtx_config_h_update' into develop

Updated RTX configuration with Event Recorder and Object Memory Usage Counters.

CoreValidation: Fixed mfpu setting for Cortex-A9neon.

Pack: Bump pack version after pre-release 5.2.1-dev3.

Added current date for development release 5.2.1-dev3.

Merge pull request #310 from ARM-software/features/cmsis_nn_2

Adding CMSIS-NN component with Neural Network functions.

Merge remote-tracking branch 'remotes/upstream/develop' into features/cmsis_nn_2

# Conflicts:
# README.md

Doxygen: Updated general introduction overview "CMSIS Structure" diagram.

Adding reference to white paper for CMSIS-NN.
Update CMSIS-NN description.

Fixed pack description for NN component after moving pooling function.

Pack: Fixed typos in documentation for CMSIS-NN which is Neural Network.

Updated README page.

NN: Added NN Library to PDSC.
- Updated example projects to use NN pack component.

Added CMSIS-NN to the list of hot stuff.

CMSIS-NN: Initial import of the CMSIS Neural Network Lib

Core(A): Fixed -Wundef warning in GCC compiler header when accessing __ARM_NEON on non-NEON devices.

CoreValidation: Fixed fpu settings for Cortex-A5 and -A9.

CoreValidation: Added -Wundef to GCC project configurations.

Core(M): Fix -Wundef for __ARM_FEATURE_DSP

This prevents multiple warnings when compiling with GCC
warning: "__ARM_FEATURE_DSP" is not defined, evaluates to 0 [-Wundef]

CMSIS-Driver: Removed copyright notice from Driver_MCI.c

CMSIS-Driver: Updated MCI documentation, added MCI_Demo.c

CoreValidation: Save builder Junit result as build_<now>.xml
Needed to distinguish between actual test results and builder results.

CoreValidation: Store matrix build result to Junit xml file.

Updating company brand
- Converted ARM to Arm in all documentative text in source, header, and doxygen.
- Converted ARM to Arm in descriptive texts in pack description file.
  All identifier strings, like vendor, are kept unchanged due to compatibility reasons.
- Updated copyright year and file date.

CoreValidation: Fixed NVIC function test for Cortex-M0/M0+
- CM0/CM0+ do not have NVIC_GetActive function.

Core(A): Removed unnecessary register volatile declarations from L1C functions. (Issue #303)

RTX5: version increased to V5.3.0

Core(M): Removed overused type casts in NVIC functions (Issue #248).
- Enhanced NVIC test case to cover all NVIC functions.
- Fixed some typos in inline documentation.

Core(A): Added CP15 register access functions for CSSELR. (Issue #300)
- CSSIDR is read-only, use __set_CSSELR instead of __set_CSSIDR to select cache level.

Core(A): Fixed VBAR cp15 register access functions (Issue #301).
- __set_VBAR accidentally used CP15 MVBAR register.
- Added analogue access functions for MVBAR (monitor mode).
- Enhanced CoreValidation tests to better check VBAR/MVBAR functions.

Core-M: Fixed typos in core headers.

Minor text correction.

Driver: Removed example code todo from USB Driver.
USB Driver is not used directly but through the USB stack, typically. Thus direct usage of the low level USB driver is not a subject for end user documentation.

Driver: Added demo code for Flash Driver usage.

Driver: Added demo code for using NAND Driver.

RTOS2/Doc: Enhanced RTOS Function Overview and RTX5 memory allocation.
- Added section Common Design Concepts to Function Overview, outlining some basic considerations common to major parts of RTOS2.
- Documenting linker sections needed to make manually allocated object control blocks visible to Component Viewer.

Documentation for MISRA checking and deviations added

Core(A): Changed macro __DEPRECATED to CMSIS_DEPRECATED. (Issue #287)
__DEPRECATED conflicts with a predefined macro in GCC C++ mode.

Core(A): Fixed validation test for enable/disable branch prediction on Cortex-A7.
On Cortex-A7 the BTAC cannot be enabled/disabled separately. The Z bit in SCTRL
register is defined as RAO/WI on Cortex-A7.

Core(A): Refactored L1 Cache maintenance to be compiler agnostic.
- Added L1 Cache test cases to CoreValidation.
- Adopted FVP Cortex-A configs to simulate cache states.

Core(M): Aligned PSPLIM and MSPLIM access functions among compilers and device variants.
Non-secure PSPLIM and MSPLIM are RAZ/WI if Main Extensions are not implemented.
According to an advice from ATEG team in SDDKW-43532 we shall not rely on hardware RAZ/WI behaviour.
Thus the access functions now mimic RAZ/WI behaviour if the registers are not available.
- Fixed/adopted implementation for ArmClang, GCC and IAR.
- Enhanced CoreValidation tests.
- Enhanced doxygen documentation.

CMSIS-Core(A): Add MMU section_normal_nc macro

I added the macro definition for non-cache area.

CoreValidation: Fixed FVP configs for ARMv8-M.

Doxygen: Updated Arm Compiler LTM Version to Arm Compiler 6.6.2.

CoreValidation: Removed GCC compiler flag -pedantic due to false positives.
ISO-compliance and portability is assured otherwise.

Core: Fixed GCC compiler warnings on __CLZ intrinsic.
According to ACLE the CLZ intrinsics shall return an unsigned value.

CoreValidation: Update FVP test config to use stand-alone version instead of MDK.

Core(M): Added TPI_ACPR_SWOSCALER defines.
Former TPI_ACPR_PRESCALER defines marked as deprecated.
According to ARMv7-M Arch Ref Manual Issue E.b Section C1.10.4.

Core(M): Fixed mask define for ITM TPR PRIVMASK.
According to ARMv7M Arch Ref Manual Issue E.b Section C1.7.5.
Fixed ITM_Type definition in doxygen documentation.

Core: Added __STATIC_FORCEINLINE macro for all compilers.

Core(M): Fixed MISRA and typos.

RTX5: MISRA compliance (added PC-lint comments and deviation description)

RTOS2: OS Tick API 1.0.1 (removed unnecessary return values)

CoreValidation: Switched Cortex-A test projects to full ArmLib.

CoreValidation: Fixed pattern for test result file.

CoreValidation: Added post run step hook to store test results.

CoreValidation: Use exit() to finish tests instead of guessed max cycle limits.
- Switched ArmCompiler tests to use full ArmLib for semihosted exit().

CoreValidation: Refactored matrix build script to use common implementations from buildutils.

Aligned develop branch with master after release.

Core(M): Enhanced IAR compiler header to ignore PSPLIM and MSPLIM for ARMv8-M Baseline w/o Security Extensions in non-secure mode.

Doxygen: Updated verified compiler versions.

Doxygen: Enhanced Driver_CAN documentation.
- Added new state ARM_CAN_UNIT_STATE_BUS_OFF as it was introduced formerly.