RTOS2: Updated API V2.1.3
- Additional functions allowed to be called from Interrupt Service Routines: osThreadGetId

RTX5 (Documentation): Hardware requirements for Cortex-A systems added

Updated TPI_Type definitions according TRMs and Architecture reference manuals.

CMSIS-Core(M) added Integrity Signature + FNC_RETURN (completes request under issue #340)

Definition of TPI_Type now matches the "Arm Cortex-M33 Processor  Technical Reference Manual r0p4".
This solves issue #243

CMSIS-Core(M): Added defines for EXC_RETURN values (Issue #340)

Fixed broken document links (SDCMSIS-781)

Updated CMSIS pack version and RTX5 release notes

RTX5: updated release notes

CMSIS RTOS2: updated osDelayUntil longest delay limited (2^31-1)

Revert "Return values updated."

Change-Id: I8b4acd5430f959841ed000cb47e88c30e75a0ca2

RTX5: minor change in events (name consistency)

Fixed broken links.

Adapted documentation to the new RTX_Config.h file. New screenshots added.

Doxygen: Fixed references from mq_size to mq_mem in osMessageQueueAttr_t description.

Change-Id: Ic40ea063babd95156faad8d5f232d1e577b52839

Doxygen: Aligned revision history tables for all components.

Change-Id: Ibefd727e2f919efa04db925e89292d1129b0d6ef

CoreValidation: Fixed stack configuration during TC_CoreFunc_Control.
The test case implementation switches temporarily from MSP to PSP. Without
setting the PSP correctly any stack usage while SPSEL is set to 1 (PSP)
can corrupt the system.

Change-Id: Iac6ac444fed65b71c30a6bf2054ac389518bf48a

CoreValidation: Enhanced result creation to modify actual result if the test report is invalid/incomplete.

Change-Id: I3a6eda03cff9e6de3a92cb04b56575429867468c

CoreValidation: Added HardFault_Handler to instantly exit the test run.
This prevents the model from continue running until the max cycle count is reached.

Change-Id: Ie2c2e7943d6612db42e0bf64e3bc48a434ae827e

Remove `register` keyword from public headers

In C++17 `register` keyword was removed. Current gcc 8.1.0 produces
following warning if `-std=c++17` flag is used:

warning: ISO C++17 does not allow 'register' storage class specifier
[-Wregister]

GCC almost completely ignores `register` keyword, with rare exception of
`-O0` when additional copy from/to stack may be generated.

For simplicity of the codebase it is better to just remove this
problematic keyword where it is not strictly required.

See: http://en.cppreference.com/w/cpp/language/storage_duration

Closes issue #345

RTX5: added support for Event Recorder initialization and filter setup (RTOS can also be used as Event Recorder Time Stamp)

CoreValidation: Fixed/enhanced test cases.
- TC_CoreFunc_IRQVect needs to place ram vector table 512-byte aligned due to a limitation on Cortex-M23 FVP.
- TC_CoreFunc_FPUType preprocessor switch __FPU_PRESENT was not evaluated properly.
- TC_CoreFunc_FPSCR now ensures RAZ/WI behaviour if FPU not used/available.

Change-Id: Ic37c84c3c09c37742af8042b9b2383aacda86636

Core(M): Added compatibility implementations for FPSCR access for Armv6-M and Armv8-MBL.
Accesses to FPSCR are RAZ/WI on architectures/implementations without FPU. This allow portable implementations.

Change-Id: Ic7a96c9252319a3bf7980a008f50679a5177203c

CoreValidation: Fixed compilation error for GCC.
Using ~v within the ASSERT_TRUE macro leads to an "comparison of promoted ~unsigned with unsigned" warning.
On Cortex-M this finally fails with an error.

Change-Id: I73bf7cb866d9fe80b59714a7cbfe589fef0e45c9

CoreValidation: Fixed/enhanced core and intrinsic function tests.
- Added: NVIC IRQ priority configuration.
- Added: NVIC IRQ priority encode/decode.
- Added: NVIC IRQ vector relocation.
- Fixed: MSP access functions.
- Added: FPU type query function.
- Added: Exclusive sequence intrinsic functions, i.e. LDREX*, STREX*, CLREX.

Change-Id: I0afb83aa6e21ec16dd38f06689070a5a35eecdb1

Core(M): Added compatibility functions for priority grouping on Armv6-M and Armv8-MBL.
Both architectures do not have a (configurable) priority grouping, aka non-preemptive subpriorities.
For portability across architectures compatibility functions have been added.

Change-Id: I6201c101add7e0dcd641952ad2959fd3dcb21058

Core(A): Fixed GIC_SetPendingIRQ to raise interrupt only once.
The former implementation led to the interrupt being raised twice.

Change-Id: Ib0535679b5614482589e563a5b7b54e6a208f131

Core(M): Added backward compatible definitions for setting NMI pending in SCB ICSR register. (Issue #334)

Change-Id: Ifc09fd3f6945707b3fa60efb0adebb4ed2c649c1

'attr' documentation improved (with defaults)

corrected 'null-terminated string' comment

Return values updated.

Return values updated.

Return values updated.

Return values updated.

Return values updated.

Return values updated.

Return values updated.

Return values updated.

Return values updated.

Return values updated.

Doxygen: Enhanced documentation for osRtxErrorNotify and osRtxIdleThread.

Change-Id: I05590078e0f2668026b4f99d613a52f205b1c93a

Doxygen: Splitted cmsis_os2.txt into smaller parts for maintainability.

Change-Id: I2fd9f4af2e8ec1fb75f73a6b14a60f2a8beeaf42

Doxygen: Fixed Core(M) revision history table to use consistent summary attribute.

CMSIS-Driver: Minor I2C slave event description change (documentation)

CMSIS-Driver: I2C usage examples simplified

Documentation restructured, Interrupt usage clearified

DoxyGen: Fixed warnings in CMSIS-Core(M) revision history.

CMSIS-Driver: Updated Flash API V2.2.0 (padding added to ARM_FLASH_INFO)

Added a section about IRQs and how to deal with them.

Hardware requirements for Cortex-M systems added

Doxygen: Fixed documentation for ARM_MPU_Enable.
The MPU_CTRL value defines to be used are those ending on _Msk not the ones with _Pos.

Doxygen: Changed all *.pdsc and *.pack notations to lower case.
Pack files and descriptions are handled case sensitive due to typical web server behaviour. Hence the file extensions needs to be in lower case for consistency.

Pack/Doxygen: Updated versions and changelogs of Core(M) and Core(A).

Core(M): Added __NO_RETURN to __NVIC_SystemReset() to silence compiler warning, see issue #336.

Core: Updated cmsis_gcc file header.

Core(A): Remove usage of __builtin_arm_[gs]et_fpscr in GCC >= 7.2 due to shortcomings.

RTX5: ignoring CPUID field in GIC implementation
      updated interrupt handler for GCC and IAR

CoreValidation: Activated tests on AC6LTM for Cortex-M0/M0+.

Core(M): Remove usage of __builtin_arm_[gs]et_fpscr in GCC >= 7.2 due to shortcomings.

Documentation: OS Tick Timer API is now separated from RTOS API

consistent names in comments

RTX5: fixed osMemoryPoolAlloc to avoid potential race condition (#342)

RTX5: disabled OS Tick interrupt during post processing in IRQ handler for Cortex-A devices

Function comments improved (no functional change -> no version number modified)

typo fixed

Code Coding rules for CMSIS-RTOS2 added.

Added IAR DSP lib support

RTX5: minor code optimizations (removed unnecessary checks)

RTX5: fixed optimization issue when using GCC optimization level 3

Update cmsis_iccarm.h

Changing the definition of __RESTRICT to be __restrict, which is consistent with the other toolchains and works for both C and C++.

RTOS2: Update version information for OS Tick Private Timer.

Doxygen: Fixed broken link from general revision history to Core(A) history.

Move non-config includes behind PTIM ifdef

That is to enabled integration with build-it-all Mbed OS type build
system.

Driver NAND usage examples enhanced

Update README.md

Bump pack version after release.

DoxyGen: Fixed version and changelog of general chapter.

CMSIS-NN: Changed Cgroup to "NN Lib" to match the current PACK.xsd schema.
 - Cgroup names must have at least 3 characters.

Pack: Update PDSC and changelogs for 5.3.0 release.

Driver: Updated demo code for Flash Driver usage.

CMSIS RTOS2: minor update in documentation (fixed typos)

Added information how to disable the generation of events in RTX for individual API calls.

Doxygen: Added clear statements that we use C99/C++03 standards, not original ANSI C89.

DoxyGen: Fixed Memory Management documentation.
 - Link from RTOS2 Manual User-defined Allocation to RTX5 Static Object Allocation.
 - Added description, references and examples to RTX5 memory size macros.

DoxyGen: Removed automatic cross references from RTOS2 to Core.
 - Automatic cross references currently crash the MDK pack installer.
 - Using manual references instead.

CoreValidation: Append test result title prefix to distinguish test configuration aggregated in Jenkins reports.

CoreValidation: Fixed Cortex-A9neon mfpu setting to be compatible between AC6 and GCC.

DoxyGen: Added reference to CMSIS device header needed in RTOS2 Migration Guide.

DoxyGen: Fixed typos in CMSIS-RTOS2.

DoxyGen: Enhanced RTOS2/RTX5 documentation with usage examples for manual memory allocation.

Merge branch 'feature/rtx_config_h_update' into develop

Updated RTX configuration with Event Recorder and Object Memory Usage Counters.

CoreValidation: Fixed mfpu setting for Cortex-A9neon.

Pack: Bump pack version after pre-release 5.2.1-dev3.

Added current date for development release 5.2.1-dev3.

Merge pull request #310 from ARM-software/features/cmsis_nn_2

Adding CMSIS-NN component with Neural Network functions.

Merge remote-tracking branch 'remotes/upstream/develop' into features/cmsis_nn_2

# Conflicts:
# README.md

Doxygen: Updated general introduction overview "CMSIS Structure" diagram.

Adding reference to white paper for CMSIS-NN.
Update CMSIS-NN description.

Fixed pack description for NN component after moving pooling function.