]> begriffs open source - freertos/commit
RISCV Add FPU context save (#1250)
authorJonathan Cubides <92931721+cubidesj@users.noreply.github.com>
Thu, 6 Mar 2025 18:34:48 +0000 (19:34 +0100)
committerGitHub <noreply@github.com>
Thu, 6 Mar 2025 18:34:48 +0000 (10:34 -0800)
commit4d9cd906d3f7c339ee3d6d64a00c416d58a8b003
tree81355ff1757ddbed1b60852ba4b01c1878e38918
parent742729ed2925aa1f6746fe3fe1ac74ffdef89e19
RISCV Add FPU context save (#1250)

* port: riscv: Split the number of registers and the size of the context

* port: riscv: Create some macros for the FPU context

* port: riscv: Add a couple of macros that store fpu context

* port: riscv: Update the stack init function to include the fpu context size

* port: riscv: Add a chip_specific_extensions file that includes the F extension

* Update dictionary to include some risc-v instructions

* port: riscv: Fix a few typos

* port: riscv: Apply @aggarg's sugestions
.github/.cSpellWords.txt
portable/GCC/RISC-V/chip_specific_extensions/Pulpino_Vega_RV32M1RM/freertos_risc_v_chip_specific_extensions.h
portable/GCC/RISC-V/portASM.S
portable/GCC/RISC-V/portContext.h