begriffs open source - cmsis-dfp-stm32f4/blob - Release_Notes.html

   1 <!DOCTYPE html>
   2 <html xmlns="http://www.w3.org/1999/xhtml" lang="en" xml:lang="en">
   3 <head>
   4   <meta charset="utf-8" />
   5   <meta name="generator" content="pandoc" />
   6   <meta name="viewport" content="width=device-width, initial-scale=1.0, user-scalable=yes" />
   7   <title>Release Notes for STM32F4xx CMSIS</title>
   8   <style type="text/css">
   9       code{white-space: pre-wrap;}
  10       span.smallcaps{font-variant: small-caps;}
  11       span.underline{text-decoration: underline;}
  12       div.column{display: inline-block; vertical-align: top; width: 50%;}
  13   </style>
  14   <link rel="stylesheet" href="_htmresc/mini-st_2020.css" />
  15   <!--[if lt IE 9]>
  16     <script src="//cdnjs.cloudflare.com/ajax/libs/html5shiv/3.7.3/html5shiv-printshiv.min.js"></script>
  17   <![endif]-->
  18   <link rel="icon" type="image/x-icon" href="_htmresc/favicon.png" />
  19 </head>
  20 <body>
  21 <div class="row">
  22 <div class="col-sm-12 col-lg-4">
  23 <center>
  24 <h1 id="release-notes-for">Release Notes for</h1>
  25 <h1 id="stm32f4xx-cmsis"><mark>STM32F4xx CMSIS</mark></h1>
  26 <p>Copyright © 2017 STMicroelectronics<br />
  27 </p>
  28 <a href="https://www.st.com" class="logo"><img src="_htmresc/st_logo_2020.png" alt="ST logo" /></a>
  29 </center>
  30 <h1 id="purpose">Purpose</h1>
  31 <p>This driver provides the CMSIS device for the stm32f4xx products.</p>
  32 </div>
  33 <div class="col-sm-12 col-lg-8">
  34 <h1 id="update-history">Update History</h1>
  35 <div class="collapse">
  36 <input type="checkbox" id="collapse-section31" checked aria-hidden="true"> <label for="collapse-section3" aria-hidden="true">V2.6.9 / 22-September-2022</label>
  37 <div>
  38 <h2 id="main-changes">Main Changes</h2>
  39 <ul>
  40 <li>Added new atomic register access macros in stm32f4xx.h file.</li>
  41 <li>Update FLASH_SCALE2_LATENCY4_FREQ value to 120MHz instead of 12MHz.</li>
  42 <li>Update the GCC startup file to be aligned to IAR/Keil IDE.</li>
  43 <li>STM32F410/412/413/423:
  44 <ul>
  45 <li>Fix wrong defined value for wake-up pin 3 (PWR_CSR_EWUP3).</li>
  46 </ul></li>
  47 </ul>
  48 </div>
  49 </div>
  50 <div class="collapse">
  51 <input type="checkbox" id="collapse-section30" aria-hidden="true"> <label for="collapse-section30" aria-hidden="true">V2.6.8 / 11-Fabruary-2022</label>
  52 <div>
  53 <h2 id="main-changes-1">Main Changes</h2>
  54 <ul>
  55 <li>All source files: update disclaimer to add reference to the new license agreement.</li>
  56 <li>Correct ETH bits definitions to be in line with naming used in the STM32F4 reference manual documents.</li>
  57 </ul>
  58 </div>
  59 </div>
  60 <div class="collapse">
  61 <input type="checkbox" id="collapse-section29" aria-hidden="true"> <label for="collapse-section29" aria-hidden="true">V2.6.7 / 16-July-2021</label>
  62 <div>
  63 <h2 id="main-changes-2">Main Changes</h2>
  64 <ul>
  65 <li>Add missing definition FLASH_CR_ERRIE to the CMSIS header file.</li>
  66 <li>Remove unsupported “GPIOF_BASE” and “GPIOG_BASE” defines from STM32F412Vx device.</li>
  67 <li>Add new atomic register access macros in stm32f4xx.h file.</li>
  68 <li>Add LSI maximum startup time datasheet value: LSI_STARTUP_TIME.</li>
  69 <li>Fix a typo in CMSIS STM32F4xx version macro (__STM32F4xx_CMSIS_VERSION).</li>
  70 </ul>
  71 </div>
  72 </div>
  73 <div class="collapse">
  74 <input type="checkbox" id="collapse-section28" aria-hidden="true"> <label for="collapse-section28" aria-hidden="true">V2.6.6 / 12-Fabruary-2021</label>
  75 <div>
  76 <h2 id="main-changes-3">Main Changes</h2>
  77 <ul>
  78 <li>system_stm32f4xx.c:
  79 <ul>
  80 <li>Protect Vector table modification following SRAM or FLASH preprocessor directive by a generic preprocessor directive : USER_VECT_TAB_ADDRESS</li>
  81 <li>Update SystemInit_ExtMemCtl() API to initialize the tmpreg variable before each time out loop condition.</li>
  82 </ul></li>
  83 <li>Add License.md and Readme.md files required for GitHub publication</li>
  84 <li>Improve GCC startup files robustness.</li>
  85 <li>Fix wrong value for GPIO_MODER_MODE8_Msk and GPIO_MODER_MODE2_Pos.</li>
  86 <li>Update max number of host channels in FS for STM32F446:
  87 <ul>
  88 <li>Update USB_OTG_FS_HOST_MAX_CHANNEL_NBR value from 8 to 12.</li>
  89 </ul></li>
  90 <li>Add SMBDEN and SMBHEN bit definition for STM32F410Tx device.</li>
  91 </ul>
  92 </div>
  93 </div>
  94 <div class="collapse">
  95 <input type="checkbox" id="collapse-section27" aria-hidden="true"> <label for="collapse-section27" aria-hidden="true">V2.6.5 / 10-Fabruary-2020</label>
  96 <div>
  97 <h2 id="main-changes-4">Main Changes</h2>
  98 <ul>
  99 <li>All header files
 100 <ul>
 101 <li>Update to use new BSD License format</li>
 102 </ul></li>
 103 <li>MDK-ARM startup files
 104 <ul>
 105 <li>Update to fix invalid config wizard annotations</li>
 106 </ul></li>
 107 </ul>
 108 </div>
 109 </div>
 110 <div class="collapse">
 111 <input type="checkbox" id="collapse-section26" aria-hidden="true"> <label for="collapse-section26" aria-hidden="true">V2.6.4 / 06-December-2019</label>
 112 <div>
 113 <h2 id="main-changes-5">Main Changes</h2>
 114 <ul>
 115 <li>stm32f446xx.h file
 116 <ul>
 117 <li>Update to support HW flow control on UART4 and UART5 instances</li>
 118 </ul></li>
 119 <li>stm32f412xx.h, stm32f413xx.h and stm32f423xx.h files
 120 <ul>
 121 <li>Remove unused IS_USB_ALL_INSTANCE() assert macro</li>
 122 </ul></li>
 123 <li>All header files
 124 <ul>
 125 <li>Remove unused IS_TIM_SYNCHRO_INSTANCE() assert macro</li>
 126 </ul></li>
 127 <li>system_stm32f4xx.c file
 128 <ul>
 129 <li>Update SystemInit() API to don’t reset RCC registers to its reset values</li>
 130 </ul></li>
 131 </ul>
 132 </div>
 133 </div>
 134 <div class="collapse">
 135 <input type="checkbox" id="collapse-section25" aria-hidden="true"> <label for="collapse-section25" aria-hidden="true">V2.6.3 / 08-Fabruary-2019</label>
 136 <div>
 137 <h2 id="main-changes-6">Main Changes</h2>
 138 <ul>
 139 <li>CRYP:
 140 <ul>
 141 <li>Update CMSIS devices with correct CRYP data input register name: DIN instead of DR</li>
 142 <li>Add Bits definition for CRYP CR ALGOMODE AES GCM/CCM</li>
 143 </ul></li>
 144 <li>HASH:
 145 <ul>
 146 <li>Update HASH_DIGEST_TypeDef structure: resize the HR register</li>
 147 <li>Remove MDMAT Bits definition</li>
 148 </ul></li>
 149 <li>TIM:
 150 <ul>
 151 <li>Add requires TIM assert macros:</li>
 152 <li>IS_TIM_SYNCHRO_INSTANCE()</li>
 153 <li>IS_TIM_CLOCKSOURCE_TIX_INSTANCE()</li>
 154 <li>IS_TIM_CLOCKSOURCE_ITRX_INSTANCE()</li>
 155 </ul></li>
 156 <li>RCC
 157 <ul>
 158 <li>Add RCC_CSR_BORRSTF bits definition</li>
 159 </ul></li>
 160 <li>GPIO
 161 <ul>
 162 <li>Fix GPIO BRR bits definition</li>
 163 <li>Adjust the GPIO present on STM32F412 devices</li>
 164 </ul></li>
 165 <li>SAI
 166 <ul>
 167 <li>Fix frame length in SAI_xFRCR_FSALL &amp; SAI_xFRCR_FRL bits description</li>
 168 </ul></li>
 169 <li>USB:
 170 <ul>
 171 <li>Add missing Bits Definitions in USB_OTG_DOEPMSK register</li>
 172 <li>USB_OTG_DOEPMSK_AHBERRM</li>
 173 <li>USB_OTG_DOEPMSK_OTEPSPRM</li>
 174 <li>USB_OTG_DOEPMSK_BERRM</li>
 175 <li>USB_OTG_DOEPMSK_NAKM</li>
 176 <li>USB_OTG_DOEPMSK_NYETM</li>
 177 <li>Add missing Bits Definitions in USB_OTG_DIEPINT register</li>
 178 <li>USB_OTG_DIEPINT_INEPNM</li>
 179 <li>USB_OTG_DIEPINT_AHBERR</li>
 180 <li>USB_OTG_DOEPINT_OUTPKTERR</li>
 181 <li>USB_OTG_DOEPINT_NAK</li>
 182 <li>USB_OTG_DOEPINT_STPKTRX</li>
 183 <li>Add missing Bits Definitions in USB_OTG_DCFG register</li>
 184 <li>USB_OTG_DCFG_XCVRDLY</li>
 185 <li>USB_OTG_DCFG_ERRATIM</li>
 186 <li>Update USB OTG max number of endpoints (6 FS and 9 HS instead of 5 and 8)</li>
 187 </ul></li>
 188 <li>I2C/FMPI2C
 189 <ul>
 190 <li>Align Bit naming for FMPI2C_CR1 register: FMPI2C_CR1_DFN–&gt; FMPI2C_CR1_DNF</li>
 191 <li>Add IS_SMBUS_ALL_INSTANCE() define</li>
 192 </ul></li>
 193 <li>DFSDM
 194 <ul>
 195 <li>Align Bit naming for DFSDM_FLTICR register: DFSDM_FLTICR_CLRSCSDF–&gt; DFSDM_FLTICR_CLRSCDF</li>
 196 </ul></li>
 197 <li>PWR
 198 <ul>
 199 <li>Remove PWR_CSR_WUPP define: feature not available on STM32F469xx/479xx devices</li>
 200 </ul></li>
 201 </ul>
 202 </div>
 203 </div>
 204 <div class="collapse">
 205 <input type="checkbox" id="collapse-section24" aria-hidden="true"> <label for="collapse-section24" aria-hidden="true">V2.6.2 / 06-October-2017</label>
 206 <div>
 207 <h2 id="main-changes-7">Main Changes</h2>
 208 <ul>
 209 <li>Remove Date and Version from all header files</li>
 210 <li>USB_OTG register clean up: remove duplicated bits definitions</li>
 211 <li>stm32f401xc.h, stm32f401xe.h, stm32f411xe.h files
 212 <ul>
 213 <li>Remove BKPSRAM_BASE define: feature not available</li>
 214 </ul></li>
 215 <li>stm32f405xx.h, stm32f407xx.h files
 216 <ul>
 217 <li>Rename HASH_RNG_IRQn to RNG_IRQn: HASH instance not available</li>
 218 </ul></li>
 219 <li>stm32f410xx.h, stm32f412xx.h, stm32f413xx.h, stm32f423xx.h files
 220 <ul>
 221 <li>Add missing wake-up pins defines</li>
 222 </ul></li>
 223 <li>stm32f412cx.h files
 224 <ul>
 225 <li>Add support of USART3 instance</li>
 226 </ul></li>
 227 </ul>
 228 </div>
 229 </div>
 230 <div class="collapse">
 231 <input type="checkbox" id="collapse-section23" aria-hidden="true"> <label for="collapse-section23" aria-hidden="true">V2.6.1 / 14-Fabruary-2017</label>
 232 <div>
 233 <h2 id="main-changes-8">Main Changes</h2>
 234 <ul>
 235 <li>General updates in header files to support LL drivers
 236 <ul>
 237 <li>Align Bit naming for RCC_CSR register (ex: RCC_CSR_PADRSTF –&gt; RCC_CSR_PINRSTF)</li>
 238 <li>Add new defines for RCC features support:</li>
 239 <li>RCC PLLI2S and RCC PLLSAI support</li>
 240 <li>RCC PLLR I2S clock source and RCC PLLR system clock support</li>
 241 <li>RCC SAI1A PLL source and RCC SAI1B PLL source support</li>
 242 <li>RCC AHB2 support</li>
 243 <li>Add RCC_DCKCFGR_PLLI2SDIVQ_X and RCC_DCKCFGR_PLLSAIDIVQ_X bits definition</li>
 244 <li>Add new defines for RCC_PLLI2SCFGR_RST_VALUE, RCC_PLLSAICFGR_RST_VALUE and RCC_PLLCFGR_RST_VALUE</li>
 245 <li>Add new defines for RTC features support:</li>
 246 <li>RTC Tamper 2 support</li>
 247 <li>RTC AF2 mapping support</li>
 248 <li>Align Bit naming for RTC_CR and RTC_TAFCR registers (ex: RTC_CR_BCK –&gt; RTC_CR_BKP)</li>
 249 <li>Add new define to manage RTC backup register number: RTC_BKP_NUMBER</li>
 250 <li>Rename IS_UART_INSTANCE() macro to IS_UART_HALFDUPLEX_INSTANCE()</li>
 251 <li>Add new defines to check LIN instance: IS_UART_LIN_INSTANCE</li>
 252 <li>Remove USART6 instance from STM32F410Tx header file</li>
 253 <li>Rename IS_I2S_ALL_INSTANCE_EXT() macro to IS_I2S_EXT_ALL_INSTANCEE()</li>
 254 <li>Add IS_I2S_APB1_INSTANCE() macro to check if I2S instance mapping: API1 or APB2</li>
 255 <li>Remove SPI_I2S_SUPPORT define for SPI I2S features support: I2S feature is available on all STM32F4xx devices</li>
 256 <li>Add SPI_I2S_FULLDUPLEX_SUPPORT define for STM32F413xx/423xx devices</li>
 257 <li>Align SPI_I2SCFGR bit naming: SPI_I2SCFGR_ASTRTEN bit is missing for STM32F412xx devices</li>
 258 <li>Add new I2S_APB1_APB2_FEATURE define for STM32F4xx devices where I2S IP’s are splited between RCC APB1 and APB2 interfaces</li>
 259 <li>Add new FLASH_SR_RDERR define in FLASH_SR register</li>
 260 <li>Add FLASH_OTP_BASE and FLASH_OTP_END defnes to manage FLASH OPT area</li>
 261 <li>Add bit definitions for ETH_MACDBGR register</li>
 262 <li>Add new defines ADC1_COMMON_BASE and ADC123_COMMON_BASE to replace ADC_BASE define</li>
 263 <li>Add new defines ADC1_COMMON and ADC123_COMMON to replace ADC define</li>
 264 <li>Add new ADC macros: IS_ADC_COMMON_INSTANCE() and IS_ADC_MULTIMODE_MASTER_INSTANCE()</li>
 265 <li>Add new defines for ADC multi mode features support</li>
 266 <li>Add new ADC aliases ADC_CDR_RDATA_MST and ADC_CDR_RDATA_SLV for compatibilities with all STM32 Families</li>
 267 <li>Update TIM CNT and ARR register mask on 32-bits</li>
 268 <li>Add new TIM_OR_TI1_RMP define in TIM_OR register</li>
 269 <li>Add new TIM macros to check TIM feature instance support:</li>
 270 <li>IS_TIM_COUNTER_MODE_SELECT_INSTANCE()</li>
 271 <li>IS_TIM_CLOCK_DIVISION_INSTANCE()</li>
 272 <li>IS_TIM_COMMUTATION_EVENT_INSTANCE()</li>
 273 <li>IS_TIM_OCXREF_CLEAR_INSTANCE()</li>
 274 <li>IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE()</li>
 275 <li>IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE()</li>
 276 <li>IS_TIM_REPETITION_COUNTER_INSTANCE()</li>
 277 <li>IS_TIM_ENCODER_INTERFACE_INSTANCE()</li>
 278 <li>IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE()</li>
 279 <li>IS_TIM_BREAK_INSTANCE()</li>
 280 </ul></li>
 281 <li>CAN_IER register clean up: remove duplicated bit definitions</li>
 282 <li>USB_OTG register: fix the wrong defined values for USB_OTG_GAHBCFG bits</li>
 283 </ul>
 284 </div>
 285 </div>
 286 <div class="collapse">
 287 <input type="checkbox" id="collapse-section22" aria-hidden="true"> <label for="collapse-section22" aria-hidden="true">V2.6.0 / 04-November-2016</label>
 288 <div>
 289 <h2 id="main-changes-9">Main Changes</h2>
 290 <ul>
 291 <li>Add support of STM32F413xx and STM32F423xx devices
 292 <ul>
 293 <li>Add “stm32f413xx.h” and “stm32f423xx.h” files</li>
 294 <li>Add startup files “startup_stm32f413xx.s” and “startup_stm32f423xx.s” for EWARM, MDK-ARM and SW4STM32 toolchains</li>
 295 <li>Add Linker files “stm32f413xx_flash.icf”, “stm32f413xx_sram.icf”, “stm32f423xx_flash.icf” and “stm32f423xx_sram.icf” used within EWARM Workspaces</li>
 296 </ul></li>
 297 <li>All header files
 298 <ul>
 299 <li>Use _Pos and _Mask macro for all Bit Definitions</li>
 300 <li>Update LPTIM_OR Bit Definition</li>
 301 <li>Update the defined frequencies by scale for USB exported constants</li>
 302 <li>Add UID_BASE, FLASHSIZE_BASE and PACKAGE_BASE defines</li>
 303 <li>Add new define DAC_CHANNEL2_SUPPORT to manage DAC channel2 support</li>
 304 <li>Use new DAC1 naming</li>
 305 <li>Rename PWR_CSR_UDSWRDY define to PWR_CSR_UDRDY in PWR_CSR register</li>
 306 <li>Align Bit naming for EXTI_IMR and EXTI_EMR registers (ex: EXTI_IMR_MR0 –&gt; EXTI_IMR_IM0)</li>
 307 <li>Add new EXTI_IMR_IM define in EXTI_IMR register</li>
 308 <li>Add missing DMA registers definition</li>
 309 <li>Add macro to check SMBUS instance support</li>
 310 </ul></li>
 311 <li>stm32f412cx.h, stm32f412zx.h, stm32f412vx.h, stm32f412rx.h files
 312 <ul>
 313 <li>Add missing SYSCFG register: CFGR2</li>
 314 </ul></li>
 315 <li>stm32f405xx.h, stm32f407xx.h, stm32f427xx.h, stm32f429xx.h files
 316 <ul>
 317 <li>Remove HASH_RNG_IRQn in IRQn_Type enumeration</li>
 318 </ul></li>
 319 <li>stm32f405xx.h, stm32f407xx.h, stm32f415xx.h, stm32f417xx.h files
 320 <ul>
 321 <li>Remove I2C FLTR register as not supported</li>
 322 </ul></li>
 323 <li>stm32f407xx.h, stm32f417xx.h, stm32f427xx.h, stm32f429xx.h, stm32f437xx.h, stm32f439xx.h, stm32f469xx.h, stm32f479xx.h files
 324 <ul>
 325 <li>Add missing Bit Definition of ETH_MACDBGR register</li>
 326 </ul></li>
 327 <li>system_stm32f4xx.c file
 328 <ul>
 329 <li>Add APBPrescTable declaration</li>
 330 </ul></li>
 331 </ul>
 332 </div>
 333 </div>
 334 <div class="collapse">
 335 <input type="checkbox" id="collapse-section21" aria-hidden="true"> <label for="collapse-section21" aria-hidden="true">V2.5.1 / 28-June-2016</label>
 336 <div>
 337 <h2 id="main-changes-10">Main Changes</h2>
 338 <ul>
 339 <li>stm32f412rx.h, stm32f412vx.h and stm32f412zx.h files:
 340 <ul>
 341 <li>Add QSPI1_V2_1L define to manage the QSPI DMA2 limitation</li>
 342 </ul></li>
 343 </ul>
 344 </div>
 345 </div>
 346 <div class="collapse">
 347 <input type="checkbox" id="collapse-section20" aria-hidden="true"> <label for="collapse-section20" aria-hidden="true">V2.5.0 / 22-April-2016</label>
 348 <div>
 349 <h2 id="main-changes-11">Main Changes</h2>
 350 <ul>
 351 <li>Add support of STM32F412Cx, STM32F412Rx, STM32F412Vx and STM32F412Zx devices
 352 <ul>
 353 <li>Add “stm32f412Cx.h”, “stm32f412Rx.h”, “stm32f412Vx.h” and “stm32f412Zx.h” files</li>
 354 <li>Add startup files “startup_stm32f412cx.s”, “startup_stm32f412rx.s”, “startup_stm32f412vx.s” and “startup_stm32f412zx.s” for EWARM, MDK-ARM and SW4STM32 toolchains</li>
 355 <li>Add Linker files “stm32f412cx_flash.icf”, “stm32f412cx_sram.icf”, “stm32f412rx_flash.icf”, “stm32f412rx_sram.icf”, “stm32f412vx_flash.icf”, “stm32f412vx_sram.icf”, “stm32f412zx_flash.icf” and “stm32f412zx_sram.icf” used within EWARM Workspaces</li>
 356 </ul></li>
 357 <li>Header files for all STM32 devices
 358 <ul>
 359 <li>Remove uint32_t cast and keep only Misra Cast (U) to avoid two types cast duplication</li>
 360 <li>Correct some bits definition to be in line with naming used in the Reference Manual</li>
 361 <li>WWDG_CR_Tx changed to WWDG_CR_T_x</li>
 362 <li>WWDG_CFR_Wx changed to WWDG_CFR_W_x</li>
 363 <li>WWDG_CFR_WDGTBx changed to WWDG_CFR_WDGTB_x</li>
 364 </ul></li>
 365 <li>stm32f407xx.h, stm32f417xx.h, stm32f427xx.h, stm32f429xx.h, stm32f437xx.h, stm32f439xx.h, stm32f446xx.h, stm32f469xx.h, stm32f479xx.h files
 366 <ul>
 367 <li>Correct some bits definition to be in line with naming used in the Reference Manual</li>
 368 <li>DCMI_RISR_x changed to DCMI_RIS_x</li>
 369 <li>DCMI_RISR_OVF_RIS changed to DCMI_RIS_OVR_RIS</li>
 370 <li>DCMI_IER_OVF_IE changed to DCMI_IER_OVR_IE</li>
 371 </ul></li>
 372 <li>stm32f427xx.h, stm32f429xx.h, stm32f437xx.h, stm32f439xx.h, stm32f469xx.h, stm32f479xx.h, stm32f446xx.h files
 373 <ul>
 374 <li>Correct some bits definition to be in line with naming used in the Reference Manual</li>
 375 <li>SAI_xFRCR_FSPO changed to SAI_xFRCR_FSPOL</li>
 376 <li>Rename IS_SAI_BLOCK_PERIPH to IS_SAI_ALL_INSTANCE</li>
 377 </ul></li>
 378 <li>stm32f410cx.h, stm32f410rx.h, stm32f410tx.h files and stm32f446xx.h
 379 <ul>
 380 <li>Remove FMPI2C_CR1_SWRST and FMPI2C_CR1_WUPEN Bit definition for I2C_CR1 register</li>
 381 </ul></li>
 382 <li>stm32f407xx.h, stm32f417xx.h, stm32f427xx.h, stm32f437xx.h, stm32f439xx.h, stm32f469xx.h, stm32f479xx.h files
 383 <ul>
 384 <li>Add missing bits definitions for DMA2D_CR, DMA2D_FGPFCCR, DMA2D_BGPFCCR, DMA2D_OPFCCR registers</li>
 385 </ul></li>
 386 <li>stm32f401xc.h, stm32f401xe.h, stm32f411xe.h files
 387 <ul>
 388 <li>Add missing RCC_DCKCFGR register in RCC_TypeDef structure</li>
 389 <li>Add missing Bit definition for RCC_DCKCFGR register</li>
 390 </ul></li>
 391 <li>system_stm32f4xx.c
 392 <ul>
 393 <li>Update SystemInit_ExtMemCtl() API to fix delay optimization problem with GCC compiler: index variable is declared as volatile</li>
 394 </ul></li>
 395 <li>stm32f4xx.h
 396 <ul>
 397 <li>Rename __STM32F4xx_CMSIS_DEVICE_VERSION_xx defines to __STM32F4_CMSIS_VERSION_xx (MISRA-C 2004 rule 5.1)</li>
 398 </ul></li>
 399 </ul>
 400 </div>
 401 </div>
 402 <div class="collapse">
 403 <input type="checkbox" id="collapse-section19" aria-hidden="true"> <label for="collapse-section19" aria-hidden="true">V2.4.3 / 29-January-2016</label>
 404 <div>
 405 <h2 id="main-changes-12">Main Changes</h2>
 406 <ul>
 407 <li>Header file for all STM32 devices
 408 <ul>
 409 <li>Rename ADC overrun flags definitions : ADC_CSR_DOVR1, ADC_CSR_DOVR2 and ADC_CSR_DOVR3 are replaced respectively by ADC_CSR_OVR1, ADC_CSR_OVR2 and ADC_CSR_OVR3 to be aligned with reference manuals</li>
 410 <li>Add missing bits definitions for DAC : DAC_CR_DMAUDRIE1 and DAC_CR_DMAUDRIE2</li>
 411 <li>Update CMSIS driver to be compliant with MISRA C 2004 rule 10.6</li>
 412 <li>Remove the double definition of USB_OTG_HS_MAX_IN_ENDPOINTS and add a new one for USB_OTG_HS_MAX_OUT_ENDPOINTS</li>
 413 </ul></li>
 414 <li>stm32f446xx.h, stm32f469xx.h, stm32f479xx.h files
 415 <ul>
 416 <li>Change the bit definition value of QUADSPI_CR_FTHRES</li>
 417 </ul></li>
 418 <li>stm32f446xx.h, stm32f469xx.h, stm32f479xx.h, stm32f429xx.h, stm32f439xx.h files
 419 <ul>
 420 <li>Rename the LTDC_GCR_DTEN to LTDC_GCR_DEN in order to be aligned with the reference manual</li>
 421 <li>Rename DCMI_MISR bit definitions to DCMI_MIS</li>
 422 <li>Rename DCMI_ICR_OVF_ISC to DCMI_ICR_OVR_ISC</li>
 423 <li>Add missing bits definitions for DCMI_ESCR, DCMI_ESUR, DCMI_CWSTRT, DCMI_CWSIZE, DCMI_DR registers</li>
 424 </ul></li>
 425 <li>stm32f407xx.h, stm32f417xx.h, stm32f427xx.h, stm32f437xx.h files
 426 <ul>
 427 <li>Rename DCMI_MISR bit definitions to DCMI_MIS</li>
 428 <li>Rename DCMI_ICR_OVF_ISC to DCMI_ICR_OVR_ISC</li>
 429 <li>Add missing bits definitions for DCMI_ESCR, DCMI_ESUR, DCMI_CWSTRT, DCMI_CWSIZE, DCMI_DR registers</li>
 430 </ul></li>
 431 <li>stm32f410cx.h, stm32f410rx.h, stm32f410tx.h files
 432 <ul>
 433 <li>Update the LPTIM SNGSTRT defined value</li>
 434 </ul></li>
 435 <li>stm32f427xx.h, stm32f429xx.h, stm32f437xx.h, stm32f439xx.h, stm32f469xx.h, stm32f479xx.h files
 436 <ul>
 437 <li>Rename the DMA2D_IFSR bit definitions to DMA2D_IFCR</li>
 438 </ul></li>
 439 <li>stm32f427xx.h, stm32f429xx.h, stm32f437xx.h, stm32f439xx.h, stm32f469xx.h, stm32f479xx.h, stm32f446xx.h files
 440 <ul>
 441 <li>Correct a wrong value of SAI_xCR2_CPL definition bit</li>
 442 </ul></li>
 443 </ul>
 444 </div>
 445 </div>
 446 <div class="collapse">
 447 <input type="checkbox" id="collapse-section18" aria-hidden="true"> <label for="collapse-section18" aria-hidden="true">V2.4.2 / 13-November-2015</label>
 448 <div>
 449 <h2 id="main-changes-13">Main Changes</h2>
 450 <ul>
 451 <li>system_stm32f4xx.c file
 452 <ul>
 453 <li>update SystemInit_ExtMemCtl() function implementation to allow the possibility of simultaneous use of DATA_IN_ExtSRAM and DATA_IN_ExtSDRAM</li>
 454 </ul></li>
 455 <li>stm32f4xx.h file
 456 <ul>
 457 <li>add symbols for STM32F411xC devices</li>
 458 </ul></li>
 459 <li>stm32f405xx.h, stm32f407xx.h, stm32f415xx.h, stm32f417xx.h files
 460 <ul>
 461 <li>add FSMC_BCRx_CPSIZE bits definitions</li>
 462 <li>remove FSMC_BWTRx_CLKDIV and FSMC_BWTRx_DATLAT bits definitions</li>
 463 </ul></li>
 464 <li>stm32f429xx.h, stm32f427xx.h, stm32f437xx.h files
 465 <ul>
 466 <li>add FMC_BCRx_CPSIZE bits definitions</li>
 467 <li>remove FMC_BWTRx_CLKDIV and FMC_BWTRx_DATLAT bits definitions</li>
 468 </ul></li>
 469 <li>stm32f446xx.h, stm32f469xx.h and stm32f479xx.h
 470 <ul>
 471 <li>update USB_OTG_GlobalTypeDef registers structure to remove ADP control registers</li>
 472 <li>add USB_OTG_DOEPMSK_OTEPSPRM and USB_OTG_DOEPINT_OTEPSPR bits definitions</li>
 473 <li>Remove ADP related bits definitions</li>
 474 <li>add IS_PCD_ALL_INSTANCE() and IS_HCD_ALL_INSTANCE() macros</li>
 475 </ul></li>
 476 </ul>
 477 </div>
 478 </div>
 479 <div class="collapse">
 480 <input type="checkbox" id="collapse-section17" aria-hidden="true"> <label for="collapse-section17" aria-hidden="true">V2.4.1 / 09-October-2015</label>
 481 <div>
 482 <h2 id="main-changes-14">Main Changes</h2>
 483 <ul>
 484 <li>“stm32f469xx.h”, “stm32f479xx.h”
 485 <ul>
 486 <li>Update bits definition for DSI_WPCR and DSI_TCCR registers</li>
 487 </ul></li>
 488 </ul>
 489 </div>
 490 </div>
 491 <div class="collapse">
 492 <input type="checkbox" id="collapse-section16" aria-hidden="true"> <label for="collapse-section16" aria-hidden="true">V2.4.0 / 14-August-2015</label>
 493 <div>
 494 <h2 id="main-changes-15">Main Changes</h2>
 495 <ul>
 496 <li>Add support of STM32F469xx and STM32F479xx devices
 497 <ul>
 498 <li>Add “stm32f469xx.h” and “stm32f479xx.h” files</li>
 499 <li>Add startup files “startup_stm32f469xx.s” and “startup_stm32f479xx.s” for EWARM, MDK-ARM and SW4STM32 toolchains</li>
 500 <li>Add Linker files “stm32f469xx_flash.icf”, “stm32f469xx_sram.icf”, “stm32f479xx_flash.icf” and “stm32f479xx_sram.icf” used within EWARM Workspaces</li>
 501 </ul></li>
 502 <li>Add support of STM32F410xx devices
 503 <ul>
 504 <li>Add “stm32f410cx.h”, “stm32f410tx.h” and “stm32f410rx.h” files</li>
 505 <li>Add startup files “startup_stm32f410cx.s”, “startup_stm32f410rx.s” and “startup_stm32f410tx.s” for EWARM, MDK-ARM and SW4STM32 toolchains</li>
 506 <li>Add Linker files “stm32f410cx_flash.icf”, “stm32f410cx_sram.icf”, “stm32f410rx_flash.icf”, “stm32f410tx_sram.icf”, “stm32f410tx_flash.icf”, and “stm32f410rx_sram.icf” used within EWARM Workspaces</li>
 507 </ul></li>
 508 </ul>
 509 </div>
 510 </div>
 511 <div class="collapse">
 512 <input type="checkbox" id="collapse-section15" aria-hidden="true"> <label for="collapse-section15" aria-hidden="true">V2.3.2 / 26-June-2015</label>
 513 <div>
 514 <h2 id="main-changes-16">Main Changes</h2>
 515 <ul>
 516 <li>“stm32f405xx.h”, “stm32f407xx.h”, “stm32f415xx.h” and “stm32f417xx.h”
 517 <ul>
 518 <li>Update FSMC_BTRx_DATAST and FSMC_BWTRx_DATAST (where x can be 1, 2, 3 and 4) mask on 8bits instead of 4bits</li>
 519 </ul></li>
 520 <li>“stm32f427xx.h”, “stm32f437xx.h”, “stm32f429xx.h” and “stm32f439xx.h”
 521 <ul>
 522 <li>Update the defined mask value for SAI_xSR_FLVL_2</li>
 523 </ul></li>
 524 <li>“stm32f415xx.h”, “stm32f417xx.h”, “stm32f437xx.h” and “stm32f439xx.h”
 525 <ul>
 526 <li>HASH alignement with bits namming used in documentation</li>
 527 <li>Rename HASH_IMR_DINIM to HASH_IMR_DINIE</li>
 528 <li>Rename HASH_IMR_DCIM to HASH_IMR_DCIE</li>
 529 <li>Rename HASH_STR_NBW to HASH_STR_NBW</li>
 530 </ul></li>
 531 <li>system_stm32f4xx.c
 532 <ul>
 533 <li>Remove __IO on constant table declaration</li>
 534 <li>Implement workaround to cover RCC limitation regarding peripheral enable delay</li>
 535 <li>SystemInit_ExtMemCtl() update GPIO configuration when external SDRAM is used</li>
 536 </ul></li>
 537 </ul>
 538 </div>
 539 </div>
 540 <div class="collapse">
 541 <input type="checkbox" id="collapse-section14" aria-hidden="true"> <label for="collapse-section14" aria-hidden="true">V2.3.1 / 03-April-2015</label>
 542 <div>
 543 <h2 id="main-changes-17">Main Changes</h2>
 544 <ul>
 545 <li>Header file for all STM32 devices
 546 <ul>
 547 <li>Update SRAM2, SRAM3 and BKPSRAM Bit-Banding base address defined values</li>
 548 <li>Keep reference to SRAM3 only for STM32F42xx and STM32F43xx devices</li>
 549 <li>Remove CCMDATARAM_BB_BASE: the CCM Data RAM region is not accessible via Bit-Banding</li>
 550 <li>Update the RTC_PRER_PREDIV_S defined value to 0x00007FFF instead of 0x00001FFF</li>
 551 </ul></li>
 552 </ul>
 553 </div>
 554 </div>
 555 <div class="collapse">
 556 <input type="checkbox" id="collapse-section13" aria-hidden="true"> <label for="collapse-section13" aria-hidden="true">V2.3.0 / 02-March-2015</label>
 557 <div>
 558 <h2 id="main-changes-18">Main Changes</h2>
 559 <ul>
 560 <li>Add support of STM32F446xx devices
 561 <ul>
 562 <li>Add “stm32f446xx.h” file</li>
 563 <li>Add startup file “startup_stm32f446xx.s” for EWARM, MDK-ARM and TrueSTUDIO toolchains</li>
 564 <li>Add Linker files “stm32f446xx_flash.icf” and “stm32f446xx_sram.icf” used within EWARM Workspaces</li>
 565 </ul></li>
 566 <li>Header file for all STM32 devices
 567 <ul>
 568 <li>Add missing bits definition in the EXTI IMR, EMR, RTSR, FTSR, SWIER and PR registers</li>
 569 <li>Update RCC_AHB1RSTR_OTGHRST bit definition</li>
 570 <li>Update PWR_CR_VOS bits definition for STM32F40xx and STM32F41xx devices</li>
 571 <li>update SAI_xCR1_MCKDIV bit definition</li>
 572 </ul></li>
 573 </ul>
 574 </div>
 575 </div>
 576 <div class="collapse">
 577 <input type="checkbox" id="collapse-section12" aria-hidden="true"> <label for="collapse-section12" aria-hidden="true">V2.2.0 / 15-December-2014</label>
 578 <div>
 579 <h2 id="main-changes-19">Main Changes</h2>
 580 <ul>
 581 <li>stm32f4xx.h
 582 <ul>
 583 <li>Add new constant definition STM32F4</li>
 584 </ul></li>
 585 <li>system_stm32f4xx.c
 586 <ul>
 587 <li>Fix SDRAM configuration in SystemInit_ExtMemCtl(): change RowBitsNumber from 11 to 12 (for MT48LC4M32B2 available on STM324x9I_EVAL board)</li>
 588 </ul></li>
 589 <li>Header file for all STM32 devices
 590 <ul>
 591 <li>Add missing bits definition for CAN, FMC and USB peripherals</li>
 592 <li>GPIO_TypeDef: change the BSRR register definition, the two 16-bits definition BSRRH and BSRRL are merged in a single 32-bits definition BSRR</li>
 593 </ul></li>
 594 </ul>
 595 </div>
 596 </div>
 597 <div class="collapse">
 598 <input type="checkbox" id="collapse-section11" aria-hidden="true"> <label for="collapse-section11" aria-hidden="true">V2.1.0 / 19-June-2014</label>
 599 <div>
 600 <h2 id="main-changes-20">Main Changes</h2>
 601 <ul>
 602 <li>Add support of STM32F411xExx devices
 603 <ul>
 604 <li>Add “stm32f411xe.h” file</li>
 605 <li>Add startup file “startup_stm32f411xx.s” for EWARM, MDK-ARM and TrueSTUDIO toolchains</li>
 606 </ul></li>
 607 <li>All header files
 608 <ul>
 609 <li>Add missing defines for GPIO LCKR Register</li>
 610 <li>Add defines for memories base and end addresses: FLASH, SRAM, BKPSRAM and CCMRAM.</li>
 611 <li>Add the following aliases for IRQ number and handler definition to ensure compatibility across the product lines of STM32F4 Series;
 612 <ul>
 613 <li><p>example for STM32F405xx.h</p>
 614 <p>#define FMC_IRQn FSMC_IRQn #define FMC_IRQHandler FSMC_IRQHandler</p></li>
 615 <li><p>and for STM32F427xx.h</p>
 616 <p>#define FSMC_IRQn FMC_IRQn #define FSMC_IRQHandler FMC_IRQHandler</p></li>
 617 </ul></li>
 618 </ul></li>
 619 <li>“stm32f401xc.h” and “stm32f401xe.h”: update to be in line with latest version of the Reference manual
 620 <ul>
 621 <li>Remove RNG registers structures and the corresponding bit definitions</li>
 622 <li>Remove any occurrence to RNG (clock enable, clock reset,…)</li>
 623 <li>Add the following bit definition for PWR CR registerAdd the following bit definition for PWR CR register
 624 <ul>
 625 <li>#define PWR_CR_ADCDC1 ((uint32_t)0x00002000)</li>
 626 <li>#define PWR_CR_LPLVDS ((uint32_t)0x00000400)</li>
 627 <li>#define PWR_CR_MRLVDS ((uint32_t)0x00000800)</li>
 628 </ul></li>
 629 </ul></li>
 630 <li>“stm32f427xx.h”, “stm32f437xx.h”, “stm32f429xx.h” and “stm32f439xx.h”
 631 <ul>
 632 <li>Add a new legacy bit definition for PWR to be in line with latest version of the Reference manual
 633 <ul>
 634 <li>#define PWR_CR_LPUDS PWR_CR_LPLVDS</li>
 635 <li>#define PWR_CR_MRUDS PWR_CR_MRLVDS</li>
 636 </ul></li>
 637 </ul></li>
 638 <li>Update startup files for EWARM toolchain to cope with compiler enhancement of the V7.10 version</li>
 639 <li>system_stm32f4xx.c
 640 <ul>
 641 <li>Remove dependency vs. the HAL, to allow using this file without the need to have the HAL drivers
 642 <ul>
 643 <li>Include stm32f4xx.h instead of stm32f4xx_hal.h</li>
 644 <li>Add definition of HSE_VALUE and HSI_VALUE, if they are not yet defined in the compilation scope (these values are defined in stm32f4xx_hal_conf).</li>
 645 </ul></li>
 646 <li>Use “__IO const” instead of “__I”, to avoid any compilation issue when __cplusplus switch is defined</li>
 647 </ul></li>
 648 </ul>
 649 </div>
 650 </div>
 651 <div class="collapse">
 652 <input type="checkbox" id="collapse-section10" aria-hidden="true"> <label for="collapse-section10" aria-hidden="true">V2.0.0 / 18-Fabruary-2014</label>
 653 <div>
 654 <h2 id="main-changes-21">Main Changes</h2>
 655 <ul>
 656 <li>Update based on STM32Cube specification</li>
 657 <li>This version and later has to be used only with STM32CubeF4 based development</li>
 658 </ul>
 659 </div>
 660 </div>
 661 <div class="collapse">
 662 <input type="checkbox" id="collapse-section9" aria-hidden="true"> <label for="collapse-section9" aria-hidden="true">V1.3.0 / 08-November-2013</label>
 663 <div>
 664 <h2 id="main-changes-22">Main Changes</h2>
 665 <ul>
 666 <li>Add support of STM32F401xExx devices</li>
 667 <li>Update startup files “startup_stm32f401xx.s” for EWARM, MDK-ARM, TrueSTUDIO and Ride toolchains: Add SPI4 interrupt handler entry in the vector table</li>
 668 </ul>
 669 </div>
 670 </div>
 671 <div class="collapse">
 672 <input type="checkbox" id="collapse-section8" aria-hidden="true"> <label for="collapse-section8" aria-hidden="true">V1.2.1 / 19-September-2013</label>
 673 <div>
 674 <h2 id="main-changes-23">Main Changes</h2>
 675 <ul>
 676 <li>system_stm32f4xx.c : Update FMC SDRAM configuration (RBURST mode activation)</li>
 677 <li>Update startup files “startup_stm32f427_437xx.s” and “startup_stm32f429_439xx.s” for TrueSTUDIO and Ride toolchains and maintain the old name of startup files for legacy purpose</li>
 678 </ul>
 679 </div>
 680 </div>
 681 <div class="collapse">
 682 <input type="checkbox" id="collapse-section7" aria-hidden="true"> <label for="collapse-section7" aria-hidden="true">V1.2.0 / 11-September-2013</label>
 683 <div>
 684 <h2 id="main-changes-24">Main Changes</h2>
 685 <ul>
 686 <li>Add support of STM32F429/439xx and STM32F401xCxx devices</li>
 687 <li>Update definition of STM32F427/437xx devices : extension of the features to include system clock up to 180MHz, dual bank Flash, reduced STOP Mode current, SAI, PCROP, SDRAM and DMA2D</li>
 688 <li>stm32f4xx.h
 689 <ul>
 690 <li>Add the following device defines :
 691 <ul>
 692 <li>“#define STM32F40_41xxx” for all STM32405/415/407/417xx devices</li>
 693 <li>“#define STM32F427_437xx” for all STM32F427/437xx devices</li>
 694 <li>“#define STM32F429_439xx” for all STM32F429/439xx devices</li>
 695 <li>“#define STM32F401xx” for all STM32F401xx devices</li>
 696 </ul></li>
 697 <li>Maintain the old device define for legacy purpose</li>
 698 <li>Update IRQ handler enumeration structure to support all STM32F4xx Family devices.</li>
 699 </ul></li>
 700 <li>Add new startup files “startup_stm32f40_41xxx.s”,“startup_stm32f427_437xx.s”, “startup_stm32f429_439xx.s” and “startup_stm32f401xx.s” for all toolchains and maintain the old name for startup files for legacy purpose</li>
 701 <li>system_stm32f4xx.c
 702 <ul>
 703 <li>Update the system configuration to support all STM32F4xx Family devices.</li>
 704 </ul></li>
 705 </ul>
 706 </div>
 707 </div>
 708 <div class="collapse">
 709 <input type="checkbox" id="collapse-section6" aria-hidden="true"> <label for="collapse-section6" aria-hidden="true">V1.1.0 / 11-January-2013</label>
 710 <div>
 711 <h2 id="main-changes-25">Main Changes</h2>
 712 <ul>
 713 <li>Official release for STM32F427x/437x devices.</li>
 714 <li>stm32f4xx.h
 715 <ul>
 716 <li>Update product define: replace “#define STM32F4XX” by “#define STM32F40XX” for STM32F40x/41x devices</li>
 717 <li>Add new product define: “#define STM32F427X” for STM32F427x/437x devices.</li>
 718 </ul></li>
 719 <li>Add new startup files “startup_stm32f427x.s” for all toolchains</li>
 720 <li>rename startup files “startup_stm32f4xx.s” by “startup_stm32f40xx.s” for all toolchains</li>
 721 <li>system_stm32f4xx.c
 722 <ul>
 723 <li>Prefetch Buffer enabled</li>
 724 <li>Add reference to STM32F427x/437x devices and STM324x7I_EVAL board</li>
 725 <li>SystemInit_ExtMemCtl() function
 726 <ul>
 727 <li>Add configuration of missing FSMC address and data lines</li>
 728 <li>Change memory type to SRAM instead of PSRAM (PSRAM is available only on STM324xG-EVAL RevA) and update timing values</li>
 729 </ul></li>
 730 </ul></li>
 731 </ul>
 732 </div>
 733 </div>
 734 <div class="collapse">
 735 <input type="checkbox" id="collapse-section5" aria-hidden="true"> <label for="collapse-section5" aria-hidden="true">V1.0.2 / 05-March-2012</label>
 736 <div>
 737 <h2 id="main-changes-26">Main Changes</h2>
 738 <ul>
 739 <li>All source files: license disclaimer text update and add link to the License file on ST Internet.</li>
 740 </ul>
 741 </div>
 742 </div>
 743 <div class="collapse">
 744 <input type="checkbox" id="collapse-section4" aria-hidden="true"> <label for="collapse-section4" aria-hidden="true">V1.0.1 / 28-December-2011</label>
 745 <div>
 746 <h2 id="main-changes-27">Main Changes</h2>
 747 <ul>
 748 <li>All source files: update disclaimer to add reference to the new license agreement</li>
 749 <li>stm32f4xx.h
 750 <ul>
 751 <li>Correct bit definition: RCC_AHB2RSTR_HSAHRST changed to RCC_AHB2RSTR_HASHRST</li>
 752 </ul></li>
 753 </ul>
 754 </div>
 755 </div>
 756 <div class="collapse">
 757 <input type="checkbox" id="collapse-section3" aria-hidden="true"> <label for="collapse-section3" aria-hidden="true">V1.0.0 / 30-September-2011</label>
 758 <div>
 759 <h2 id="main-changes-28">Main Changes</h2>
 760 <ul>
 761 <li>First official release for STM32F40x/41x devices</li>
 762 <li>Add startup file for TASKING toolchain</li>
 763 <li>system_stm32f4xx.c: driver’s comments update</li>
 764 </ul>
 765 </div>
 766 </div>
 767 <div class="collapse">
 768 <input type="checkbox" id="collapse-section2" aria-hidden="true"> <label for="collapse-section2" aria-hidden="true">V1.0.0RC2 / 26-September-2011</label>
 769 <div>
 770 <h2 id="main-changes-29">Main Changes</h2>
 771 <ul>
 772 <li>Official version (V1.0.0) Release Candidate2 for STM32F40x/41x devices</li>
 773 <li>stm32f4xx.h
 774 <ul>
 775 <li>Add define for Cortex-M4 revision __CM4_REV</li>
 776 <li>Correct RCC_CFGR_PPRE2_DIV16 bit (in RCC_CFGR register) value to 0x0000E000</li>
 777 <li>Correct some bits definition to be in line with naming used in the Reference Manual (RM0090)
 778 <ul>
 779 <li>GPIO_OTYPER_IDR_x changed to GPIO_IDR_IDR_x</li>
 780 <li>GPIO_OTYPER_ODR_x changed to GPIO_ODR_ODR_x</li>
 781 <li>SYSCFG_PMC_MII_RMII changed to SYSCFG_PMC_MII_RMII_SEL</li>
 782 <li>RCC_APB2RSTR_SPI1 changed to RCC_APB2RSTR_SPI1RST</li>
 783 <li>DBGMCU_APB1_FZ_DBG_IWDEG_STOP changed to DBGMCU_APB1_FZ_DBG_IWDG_STOP</li>
 784 <li>PWR_CR_PMODE changed to PWR_CR_VOS</li>
 785 <li>PWR_CSR_REGRDY changed to PWR_CSR_VOSRDY</li>
 786 <li>Add new define RCC_AHB1ENR_CCMDATARAMEN</li>
 787 <li>Add new defines SRAM2_BASE, CCMDATARAM_BASE and BKPSRAM_BASE</li>
 788 </ul></li>
 789 <li>GPIO_TypeDef structure: in the comment change AFR[2] address mapping to 0x20-0x24 instead of 0x24-0x28</li>
 790 </ul></li>
 791 <li>system_stm32f4xx.c
 792 <ul>
 793 <li>SystemInit(): add code to enable the FPU</li>
 794 <li>SetSysClock(): change PWR_CR_PMODE by PWR_CR_VOS</li>
 795 <li>SystemInit_ExtMemCtl(): remove commented values</li>
 796 </ul></li>
 797 <li>startup (for all compilers)
 798 <ul>
 799 <li>Delete code used to enable the FPU (moved to system_stm32f4xx.c file)</li>
 800 <li>File’s header updated</li>
 801 </ul></li>
 802 </ul>
 803 </div>
 804 </div>
 805 <div class="collapse">
 806 <input type="checkbox" id="collapse-section1" aria-hidden="true"> <label for="collapse-section1" aria-hidden="true">V1.0.0RC1 / 25-August-2011</label>
 807 <div>
 808 <h2 id="main-changes-30">Main Changes</h2>
 809 <ul>
 810 <li>Official version (V1.0.0) Release Candidate1 for STM32F4xx devices</li>
 811 </ul>
 812 </div>
 813 </div>
 814 </div>
 815 </div>
 816 <footer class="sticky">
 817 For complete documentation on <mark>STM32 Microcontrollers</mark> , visit: <a href="http://www.st.com/STM32">http://www.st.com/STM32</a>
 818 </footer>
 819 </body>
 820 </html>