begriffs open source - cmsis-driver-validation/blob - Tools/SockServer/Board/MCBSTM32F400/RTE/Device/STM32F407IGHx/RTE_Device.h

   1 /* -----------------------------------------------------------------------------
   2  * Copyright (c) 2013-2018 Arm Limited (or its affiliates). All
   3  * rights reserved.
   4  *
   5  * SPDX-License-Identifier: Apache-2.0
   6  *
   7  * Licensed under the Apache License, Version 2.0 (the License); you may
   8  * not use this file except in compliance with the License.
   9  * You may obtain a copy of the License at
  10  *
  11  * www.apache.org/licenses/LICENSE-2.0
  12  *
  13  * Unless required by applicable law or agreed to in writing, software
  14  * distributed under the License is distributed on an AS IS BASIS, WITHOUT
  15  * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
  16  * See the License for the specific language governing permissions and
  17  * limitations under the License.
  18  *
  19  * $Date:        9. April 2018
  20  * $Revision:    V2.4.5
  21  *
  22  * Project:      RTE Device Configuration for ST STM32F4xx
  23  * -------------------------------------------------------------------------- */
  24
  25 //-------- <<< Use Configuration Wizard in Context Menu >>> --------------------
  26
  27 #ifndef __RTE_DEVICE_H
  28 #define __RTE_DEVICE_H
  29
  30
  31 #define GPIO_PORT0      GPIOA
  32 #define GPIO_PORT1      GPIOB
  33 #define GPIO_PORT2      GPIOC
  34 #define GPIO_PORT3      GPIOD
  35 #define GPIO_PORT4      GPIOE
  36 #define GPIO_PORT5      GPIOF
  37 #define GPIO_PORT6      GPIOG
  38 #define GPIO_PORT7      GPIOH
  39 #define GPIO_PORT8      GPIOI
  40 #define GPIO_PORT9      GPIOJ
  41 #define GPIO_PORT10     GPIOK
  42
  43 #define GPIO_PORT(num)  GPIO_PORT##num
  44
  45
  46 // <e> USART1 (Universal synchronous asynchronous receiver transmitter) [Driver_USART1]
  47 // <i> Configuration settings for Driver_USART1 in component ::CMSIS Driver:USART
  48 #define RTE_USART1                      0
  49
  50 //   <o> USART1_TX Pin <0=>Not Used <1=>PA9 <2=>PA15 <3=>PB6
  51 #define RTE_USART1_TX_ID                0
  52 #if    (RTE_USART1_TX_ID == 0)
  53 #define RTE_USART1_TX                   0
  54 #elif  (RTE_USART1_TX_ID == 1)
  55 #define RTE_USART1_TX                   1
  56 #define RTE_USART1_TX_PORT              GPIOA
  57 #define RTE_USART1_TX_BIT               9
  58 #elif  (RTE_USART1_TX_ID == 2)
  59 #define RTE_USART1_TX                   1
  60 #define RTE_USART1_TX_PORT              GPIOA
  61 #define RTE_USART1_TX_BIT               15
  62 #elif  (RTE_USART1_TX_ID == 3)
  63 #define RTE_USART1_TX                   1
  64 #define RTE_USART1_TX_PORT              GPIOB
  65 #define RTE_USART1_TX_BIT               6
  66 #else
  67 #error "Invalid USART1_TX Pin Configuration!"
  68 #endif
  69
  70 //   <o> USART1_RX Pin <0=>Not Used <1=>PA10 <2=>PB3 <3=>PB7
  71 #define RTE_USART1_RX_ID                0
  72 #if    (RTE_USART1_RX_ID == 0)
  73 #define RTE_USART1_RX                   0
  74 #elif  (RTE_USART1_RX_ID == 1)
  75 #define RTE_USART1_RX                   1
  76 #define RTE_USART1_RX_PORT              GPIOA
  77 #define RTE_USART1_RX_BIT               10
  78 #elif  (RTE_USART1_RX_ID == 2)
  79 #define RTE_USART1_RX                   1
  80 #define RTE_USART1_RX_PORT              GPIOB
  81 #define RTE_USART1_RX_BIT               3
  82 #elif  (RTE_USART1_RX_ID == 3)
  83 #define RTE_USART1_RX                   1
  84 #define RTE_USART1_RX_PORT              GPIOB
  85 #define RTE_USART1_RX_BIT               7
  86 #else
  87 #error "Invalid USART1_RX Pin Configuration!"
  88 #endif
  89
  90 //   <o> USART1_CK Pin <0=>Not Used <1=>PA8
  91 #define RTE_USART1_CK_ID                0
  92 #if    (RTE_USART1_CK_ID == 0)
  93 #define RTE_USART1_CK                   0
  94 #elif  (RTE_USART1_CK_ID == 1)
  95 #define RTE_USART1_CK                   1
  96 #define RTE_USART1_CK_PORT              GPIOA
  97 #define RTE_USART1_CK_BIT               8
  98 #else
  99 #error "Invalid USART1_CK Pin Configuration!"
 100 #endif
 101
 102 //   <o> USART1_CTS Pin <0=>Not Used <1=>PA11
 103 #define RTE_USART1_CTS_ID               0
 104 #if    (RTE_USART1_CTS_ID == 0)
 105 #define RTE_USART1_CTS                  0
 106 #elif  (RTE_USART1_CTS_ID == 1)
 107 #define RTE_USART1_CTS                  1
 108 #define RTE_USART1_CTS_PORT             GPIOA
 109 #define RTE_USART1_CTS_BIT              11
 110 #else
 111 #error "Invalid USART1_CTS Pin Configuration!"
 112 #endif
 113
 114 //   <o> USART1_RTS Pin <0=>Not Used <1=>PA12
 115 #define RTE_USART1_RTS_ID               0
 116 #if    (RTE_USART1_RTS_ID == 0)
 117 #define RTE_USART1_RTS                  0
 118 #elif  (RTE_USART1_RTS_ID == 1)
 119 #define RTE_USART1_RTS                  1
 120 #define RTE_USART1_RTS_PORT             GPIOA
 121 #define RTE_USART1_RTS_BIT              12
 122 #else
 123 #error "Invalid USART1_RTS Pin Configuration!"
 124 #endif
 125
 126 //   <e> DMA Rx
 127 //     <o1> Number <2=>2
 128 //     <i>  Selects DMA Number (only DMA2 can be used)
 129 //     <o2> Stream <2=>2 <5=>5
 130 //     <i>  Selects DMA Stream (only Stream 2 or 5 can be used)
 131 //     <o3> Channel <4=>4
 132 //     <i>  Selects DMA Channel (only Channel 4 can be used)
 133 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 134 //     <i>  Selects DMA Priority
 135 //   </e>
 136 #define RTE_USART1_RX_DMA               0
 137 #define RTE_USART1_RX_DMA_NUMBER        2
 138 #define RTE_USART1_RX_DMA_STREAM        2
 139 #define RTE_USART1_RX_DMA_CHANNEL       4
 140 #define RTE_USART1_RX_DMA_PRIORITY      0
 141
 142 //   <e> DMA Tx
 143 //     <o1> Number <2=>2
 144 //     <i>  Selects DMA Number (only DMA2 can be used)
 145 //     <o2> Stream <7=>7
 146 //     <i>  Selects DMA Stream (only Stream 7 can be used)
 147 //     <o3> Channel <4=>4
 148 //     <i>  Selects DMA Channel (only Channel 4 can be used)
 149 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 150 //     <i>  Selects DMA Priority
 151 //   </e>
 152 #define RTE_USART1_TX_DMA               0
 153 #define RTE_USART1_TX_DMA_NUMBER        2
 154 #define RTE_USART1_TX_DMA_STREAM        7
 155 #define RTE_USART1_TX_DMA_CHANNEL       4
 156 #define RTE_USART1_TX_DMA_PRIORITY      0
 157
 158 // </e>
 159
 160
 161 // <e> USART2 (Universal synchronous asynchronous receiver transmitter) [Driver_USART2]
 162 // <i> Configuration settings for Driver_USART2 in component ::CMSIS Driver:USART
 163 #define RTE_USART2                      0
 164
 165 //   <o> USART2_TX Pin <0=>Not Used <1=>PA2 <2=>PD5
 166 #define RTE_USART2_TX_ID                0
 167 #if    (RTE_USART2_TX_ID == 0)
 168 #define RTE_USART2_TX                   0
 169 #elif  (RTE_USART2_TX_ID == 1)
 170 #define RTE_USART2_TX                   1
 171 #define RTE_USART2_TX_PORT              GPIOA
 172 #define RTE_USART2_TX_BIT               2
 173 #elif  (RTE_USART2_TX_ID == 2)
 174 #define RTE_USART2_TX                   1
 175 #define RTE_USART2_TX_PORT              GPIOD
 176 #define RTE_USART2_TX_BIT               5
 177 #else
 178 #error "Invalid USART2_TX Pin Configuration!"
 179 #endif
 180
 181 //   <o> USART2_RX Pin <0=>Not Used <1=>PA3 <2=>PD6
 182 #define RTE_USART2_RX_ID                0
 183 #if    (RTE_USART2_RX_ID == 0)
 184 #define RTE_USART2_RX                   0
 185 #elif  (RTE_USART2_RX_ID == 1)
 186 #define RTE_USART2_RX                   1
 187 #define RTE_USART2_RX_PORT              GPIOA
 188 #define RTE_USART2_RX_BIT               3
 189 #elif  (RTE_USART2_RX_ID == 2)
 190 #define RTE_USART2_RX                   1
 191 #define RTE_USART2_RX_PORT              GPIOD
 192 #define RTE_USART2_RX_BIT               6
 193 #else
 194 #error "Invalid USART2_RX Pin Configuration!"
 195 #endif
 196
 197 //   <o> USART2_CK Pin <0=>Not Used <1=>PA4 <2=>PD7
 198 #define RTE_USART2_CK_ID                0
 199 #if    (RTE_USART2_CK_ID == 0)
 200 #define RTE_USART2_CK                   0
 201 #elif  (RTE_USART2_CK_ID == 1)
 202 #define RTE_USART2_CK                   1
 203 #define RTE_USART2_CK_PORT              GPIOA
 204 #define RTE_USART2_CK_BIT               4
 205 #elif  (RTE_USART2_CK_ID == 2)
 206 #define RTE_USART2_CK                   1
 207 #define RTE_USART2_CK_PORT              GPIOD
 208 #define RTE_USART2_CK_BIT               7
 209 #else
 210 #error "Invalid USART2_CK Pin Configuration!"
 211 #endif
 212
 213 //   <o> USART2_CTS Pin <0=>Not Used <1=>PA0 <2=>PD3
 214 #define RTE_USART2_CTS_ID               0
 215 #if    (RTE_USART2_CTS_ID == 0)
 216 #define RTE_USART2_CTS                  0
 217 #elif  (RTE_USART2_CTS_ID == 1)
 218 #define RTE_USART2_CTS                  1
 219 #define RTE_USART2_CTS_PORT             GPIOA
 220 #define RTE_USART2_CTS_BIT              0
 221 #elif  (RTE_USART2_CTS_ID == 2)
 222 #define RTE_USART2_CTS                  1
 223 #define RTE_USART2_CTS_PORT             GPIOD
 224 #define RTE_USART2_CTS_BIT              3
 225 #else
 226 #error "Invalid USART2_CTS Pin Configuration!"
 227 #endif
 228
 229 //   <o> USART2_RTS Pin <0=>Not Used <1=>PA1 <2=>PD4
 230 #define RTE_USART2_RTS_ID               0
 231 #if    (RTE_USART2_RTS_ID == 0)
 232 #define RTE_USART2_RTS                  0
 233 #elif  (RTE_USART2_RTS_ID == 1)
 234 #define RTE_USART2_RTS                  1
 235 #define RTE_USART2_RTS_PORT             GPIOA
 236 #define RTE_USART2_RTS_BIT              1
 237 #elif  (RTE_USART2_RTS_ID == 2)
 238 #define RTE_USART2_RTS                  1
 239 #define RTE_USART2_RTS_PORT             GPIOD
 240 #define RTE_USART2_RTS_BIT              4
 241 #else
 242 #error "Invalid USART2_RTS Pin Configuration!"
 243 #endif
 244
 245 //   <e> DMA Rx
 246 //     <o1> Number <1=>1
 247 //     <i>  Selects DMA Number (only DMA1 can be used)
 248 //     <o2> Stream <5=>5 <7=>7
 249 //     <i>  Selects DMA Stream (only Stream 5 or 7 can be used)
 250 //     <o3> Channel <4=>4 <6=>6
 251 //     <i>  Selects DMA Channel (only Channel 4 can be used)
 252 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 253 //     <i>  Selects DMA Priority
 254 //   </e>
 255 #define RTE_USART2_RX_DMA               0
 256 #define RTE_USART2_RX_DMA_NUMBER        1
 257 #define RTE_USART2_RX_DMA_STREAM        5
 258 #define RTE_USART2_RX_DMA_CHANNEL       4
 259 #define RTE_USART2_RX_DMA_PRIORITY      0
 260
 261 //   <e> DMA Tx
 262 //     <o1> Number <1=>1
 263 //     <i>  Selects DMA Number (only DMA1 can be used)
 264 //     <o2> Stream <6=>6
 265 //     <i>  Selects DMA Stream (only Stream 6 can be used)
 266 //     <o3> Channel <4=>4
 267 //     <i>  Selects DMA Channel (only Channel 4 can be used)
 268 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 269 //     <i>  Selects DMA Priority
 270 //   </e>
 271 #define RTE_USART2_TX_DMA               0
 272 #define RTE_USART2_TX_DMA_NUMBER        1
 273 #define RTE_USART2_TX_DMA_STREAM        6
 274 #define RTE_USART2_TX_DMA_CHANNEL       4
 275 #define RTE_USART2_TX_DMA_PRIORITY      0
 276
 277 // </e>
 278
 279
 280 // <e> USART3 (Universal synchronous asynchronous receiver transmitter) [Driver_USART3]
 281 // <i> Configuration settings for Driver_USART3 in component ::CMSIS Driver:USART
 282 #define RTE_USART3                      0
 283
 284 //   <o> USART3_TX Pin <0=>Not Used <1=>PB10 <2=>PC10 <3=>PD8
 285 #define RTE_USART3_TX_ID                0
 286 #if    (RTE_USART3_TX_ID == 0)
 287 #define RTE_USART3_TX                   0
 288 #elif  (RTE_USART3_TX_ID == 1)
 289 #define RTE_USART3_TX                   1
 290 #define RTE_USART3_TX_PORT              GPIOB
 291 #define RTE_USART3_TX_BIT               10
 292 #elif  (RTE_USART3_TX_ID == 2)
 293 #define RTE_USART3_TX                   1
 294 #define RTE_USART3_TX_PORT              GPIOC
 295 #define RTE_USART3_TX_BIT               10
 296 #elif  (RTE_USART3_TX_ID == 3)
 297 #define RTE_USART3_TX                   1
 298 #define RTE_USART3_TX_PORT              GPIOD
 299 #define RTE_USART3_TX_BIT               8
 300 #else
 301 #error "Invalid USART3_TX Pin Configuration!"
 302 #endif
 303
 304 //   <o> USART3_RX Pin <0=>Not Used <1=>PB11 <2=>PC11 <3=>PD9 <4=>PC5
 305 #define RTE_USART3_RX_ID                0
 306 #if    (RTE_USART3_RX_ID == 0)
 307 #define RTE_USART3_RX                   0
 308 #elif  (RTE_USART3_RX_ID == 1)
 309 #define RTE_USART3_RX                   1
 310 #define RTE_USART3_RX_PORT              GPIOB
 311 #define RTE_USART3_RX_BIT               11
 312 #elif  (RTE_USART3_RX_ID == 2)
 313 #define RTE_USART3_RX                   1
 314 #define RTE_USART3_RX_PORT              GPIOC
 315 #define RTE_USART3_RX_BIT               11
 316 #elif  (RTE_USART3_RX_ID == 3)
 317 #define RTE_USART3_RX                   1
 318 #define RTE_USART3_RX_PORT              GPIOD
 319 #define RTE_USART3_RX_BIT               9
 320 #elif  (RTE_USART3_RX_ID == 4)
 321 #define RTE_USART3_RX                   1
 322 #define RTE_USART3_RX_PORT              GPIOC
 323 #define RTE_USART3_RX_BIT               5
 324 #else
 325 #error "Invalid USART3_RX Pin Configuration!"
 326 #endif
 327
 328 //   <o> USART3_CK Pin <0=>Not Used <1=>PB12 <2=>PC12 <3=>PD10
 329 #define RTE_USART3_CK_ID                0
 330 #if    (RTE_USART3_CK_ID == 0)
 331 #define RTE_USART3_CK                   0
 332 #elif  (RTE_USART3_CK_ID == 1)
 333 #define RTE_USART3_CK                   1
 334 #define RTE_USART3_CK_PORT              GPIOB
 335 #define RTE_USART3_CK_BIT               12
 336 #elif  (RTE_USART3_CK_ID == 2)
 337 #define RTE_USART3_CK                   1
 338 #define RTE_USART3_CK_PORT              GPIOC
 339 #define RTE_USART3_CK_BIT               12
 340 #elif  (RTE_USART3_CK_ID == 3)
 341 #define RTE_USART3_CK                   1
 342 #define RTE_USART3_CK_PORT              GPIOD
 343 #define RTE_USART3_CK_BIT               10
 344 #else
 345 #error "Invalid USART3_CK Pin Configuration!"
 346 #endif
 347
 348 //   <o> USART3_CTS Pin <0=>Not Used <1=>PB13 <2=>PD11
 349 #define RTE_USART3_CTS_ID               0
 350 #if    (RTE_USART3_CTS_ID == 0)
 351 #define RTE_USART3_CTS                  0
 352 #elif  (RTE_USART3_CTS_ID == 1)
 353 #define RTE_USART3_CTS                  1
 354 #define RTE_USART3_CTS_PORT             GPIOB
 355 #define RTE_USART3_CTS_BIT              13
 356 #elif  (RTE_USART3_CTS_ID == 2)
 357 #define RTE_USART3_CTS                  1
 358 #define RTE_USART3_CTS_PORT             GPIOD
 359 #define RTE_USART3_CTS_BIT              11
 360 #else
 361 #error "Invalid USART3_CTS Pin Configuration!"
 362 #endif
 363
 364 //   <o> USART3_RTS Pin <0=>Not Used <1=>PB14 <2=>PD12
 365 #define RTE_USART3_RTS_ID               0
 366 #if    (RTE_USART3_RTS_ID == 0)
 367 #define RTE_USART3_RTS                  0
 368 #elif  (RTE_USART3_RTS_ID == 1)
 369 #define RTE_USART3_RTS                  1
 370 #define RTE_USART3_RTS_PORT             GPIOB
 371 #define RTE_USART3_RTS_BIT              14
 372 #elif  (RTE_USART3_RTS_ID == 2)
 373 #define RTE_USART3_RTS                  1
 374 #define RTE_USART3_RTS_PORT             GPIOD
 375 #define RTE_USART3_RTS_BIT              12
 376 #else
 377 #error "Invalid USART3_RTS Pin Configuration!"
 378 #endif
 379
 380 //   <e> DMA Rx
 381 //     <o1> Number <1=>1
 382 //     <i>  Selects DMA Number (only DMA1 can be used)
 383 //     <o2> Stream <1=>1 <4=>4
 384 //     <i>  Selects DMA Stream (only Stream 1 or 4 can be used)
 385 //     <o3> Channel <4=>4 <7=>7
 386 //     <i>  Selects DMA Channel (only Channel 4 or 7 can be used)
 387 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 388 //     <i>  Selects DMA Priority
 389 //   </e>
 390 #define RTE_USART3_RX_DMA               0
 391 #define RTE_USART3_RX_DMA_NUMBER        1
 392 #define RTE_USART3_RX_DMA_STREAM        1
 393 #define RTE_USART3_RX_DMA_CHANNEL       4
 394 #define RTE_USART3_RX_DMA_PRIORITY      0
 395
 396 //   <e> DMA Tx
 397 //     <o1> Number <1=>1
 398 //     <i>  Selects DMA Number (only DMA1 can be used)
 399 //     <o2> Stream <3=>3 <4=>4
 400 //     <i>  Selects DMA Stream (only Stream 3 or 4 can be used)
 401 //     <o3> Channel <4=>4 <7=>7
 402 //     <i>  Selects DMA Channel (only Channel 4 or 7 can be used)
 403 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 404 //     <i>  Selects DMA Priority
 405 //   </e>
 406 #define RTE_USART3_TX_DMA               0
 407 #define RTE_USART3_TX_DMA_NUMBER        1
 408 #define RTE_USART3_TX_DMA_STREAM        3
 409 #define RTE_USART3_TX_DMA_CHANNEL       4
 410 #define RTE_USART3_TX_DMA_PRIORITY      0
 411
 412 // </e>
 413
 414
 415 // <e> UART4 (Universal asynchronous receiver transmitter) [Driver_USART4]
 416 // <i> Configuration settings for Driver_USART4 in component ::CMSIS Driver:USART
 417 #define RTE_UART4                       0
 418
 419 //   <o> UART4_TX Pin <0=>Not Used <1=>PA0 <2=>PC10 <3=>PD10 <4=>PA12 <5=>PD1
 420 #define RTE_UART4_TX_ID                 0
 421 #if    (RTE_UART4_TX_ID == 0)
 422 #define RTE_UART4_TX                    0
 423 #elif  (RTE_UART4_TX_ID == 1)
 424 #define RTE_UART4_TX                    1
 425 #define RTE_UART4_TX_PORT               GPIOA
 426 #define RTE_UART4_TX_BIT                0
 427 #elif  (RTE_UART4_TX_ID == 2)
 428 #define RTE_UART4_TX                    1
 429 #define RTE_UART4_TX_PORT               GPIOC
 430 #define RTE_UART4_TX_BIT                10
 431 #elif  (RTE_UART4_TX_ID == 3)
 432 #define RTE_UART4_TX                    1
 433 #define RTE_UART4_TX_PORT               GPIOD
 434 #define RTE_UART4_TX_BIT                10
 435 #elif  (RTE_UART4_TX_ID == 4)
 436 #define RTE_UART4_TX                    1
 437 #define RTE_UART4_TX_PORT               GPIOA
 438 #define RTE_UART4_TX_BIT                12
 439 #elif  (RTE_UART4_TX_ID == 5)
 440 #define RTE_UART4_TX                    1
 441 #define RTE_UART4_TX_PORT               GPIOD
 442 #define RTE_UART4_TX_BIT                1
 443 #else
 444 #error "Invalid UART4_TX Pin Configuration!"
 445 #endif
 446
 447 //   <o> UART4_RX Pin <0=>Not Used <1=>PA1 <2=>PC11 <3=>PA11 <4=>PD0
 448 #define RTE_UART4_RX_ID                 0
 449 #if    (RTE_UART4_RX_ID == 0)
 450 #define RTE_UART4_RX                    0
 451 #elif  (RTE_UART4_RX_ID == 1)
 452 #define RTE_UART4_RX                    1
 453 #define RTE_UART4_RX_PORT               GPIOA
 454 #define RTE_UART4_RX_BIT                1
 455 #elif  (RTE_UART4_RX_ID == 2)
 456 #define RTE_UART4_RX                    1
 457 #define RTE_UART4_RX_PORT               GPIOC
 458 #define RTE_UART4_RX_BIT                11
 459 #elif  (RTE_UART4_RX_ID == 3)
 460 #define RTE_UART4_RX                    1
 461 #define RTE_UART4_RX_PORT               GPIOA
 462 #define RTE_UART4_RX_BIT                11
 463 #elif  (RTE_UART4_RX_ID == 4)
 464 #define RTE_UART4_RX                    1
 465 #define RTE_UART4_RX_PORT               GPIOD
 466 #define RTE_UART4_RX_BIT                0
 467 #else
 468 #error "Invalid UART4_RX Pin Configuration!"
 469 #endif
 470
 471 //   <e> DMA Rx
 472 //     <o1> Number <1=>1
 473 //     <i>  Selects DMA Number (only DMA1 can be used)
 474 //     <o2> Stream <2=>2
 475 //     <i>  Selects DMA Stream (only Stream 2 can be used)
 476 //     <o3> Channel <4=>4
 477 //     <i>  Selects DMA Channel (only Channel 4 can be used)
 478 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 479 //     <i>  Selects DMA Priority
 480 //   </e>
 481 #define RTE_UART4_RX_DMA                0
 482 #define RTE_UART4_RX_DMA_NUMBER         1
 483 #define RTE_UART4_RX_DMA_STREAM         2
 484 #define RTE_UART4_RX_DMA_CHANNEL        4
 485 #define RTE_UART4_RX_DMA_PRIORITY       0
 486
 487 //   <e> DMA Tx
 488 //     <o1> Number <1=>1
 489 //     <i>  Selects DMA Number (only DMA1 can be used)
 490 //     <o2> Stream <4=>4
 491 //     <i>  Selects DMA Stream (only Stream 4 can be used)
 492 //     <o3> Channel <4=>4
 493 //     <i>  Selects DMA Channel (only Channel 4 can be used)
 494 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 495 //     <i>  Selects DMA Priority
 496 //   </e>
 497 #define RTE_UART4_TX_DMA                0
 498 #define RTE_UART4_TX_DMA_NUMBER         1
 499 #define RTE_UART4_TX_DMA_STREAM         4
 500 #define RTE_UART4_TX_DMA_CHANNEL        4
 501 #define RTE_UART4_TX_DMA_PRIORITY       0
 502
 503 // </e>
 504
 505
 506 // <e> UART5 (Universal asynchronous receiver transmitter) [Driver_USART5]
 507 // <i> Configuration settings for Driver_USART5 in component ::CMSIS Driver:USART
 508 #define RTE_UART5                       0
 509
 510 //   <o> UART5_TX Pin <0=>Not Used <1=>PC12 <2=>PB6 <3=>PB9 <4=>PB13
 511 #define RTE_UART5_TX_ID                 0
 512 #if    (RTE_UART5_TX_ID == 0)
 513 #define RTE_UART5_TX                    0
 514 #elif  (RTE_UART5_TX_ID == 1)
 515 #define RTE_UART5_TX                    1
 516 #define RTE_UART5_TX_PORT               GPIOC
 517 #define RTE_UART5_TX_BIT                12
 518 #elif  (RTE_UART5_TX_ID == 2)
 519 #define RTE_UART5_TX                    1
 520 #define RTE_UART5_TX_PORT               GPIOB
 521 #define RTE_UART5_TX_BIT                6
 522 #elif  (RTE_UART5_TX_ID == 3)
 523 #define RTE_UART5_TX                    1
 524 #define RTE_UART5_TX_PORT               GPIOB
 525 #define RTE_UART5_TX_BIT                9
 526 #elif  (RTE_UART5_TX_ID == 4)
 527 #define RTE_UART5_TX                    1
 528 #define RTE_UART5_TX_PORT               GPIOB
 529 #define RTE_UART5_TX_BIT                13
 530 #else
 531 #error "Invalid UART5_TX Pin Configuration!"
 532 #endif
 533
 534 //   <o> UART5_RX Pin <0=>Not Used <1=>PD2 <2=>PB5 <3=>PB8 <4=>PB12
 535 #define RTE_UART5_RX_ID                 0
 536 #if    (RTE_UART5_RX_ID == 0)
 537 #define RTE_UART5_RX                    0
 538 #elif  (RTE_UART5_RX_ID == 1)
 539 #define RTE_UART5_RX                    1
 540 #define RTE_UART5_RX_PORT               GPIOD
 541 #define RTE_UART5_RX_BIT                2
 542 #elif  (RTE_UART5_TX_ID == 2)
 543 #define RTE_UART5_TX                    1
 544 #define RTE_UART5_TX_PORT               GPIOB
 545 #define RTE_UART5_TX_BIT                5
 546 #elif  (RTE_UART5_TX_ID == 3)
 547 #define RTE_UART5_TX                    1
 548 #define RTE_UART5_TX_PORT               GPIOB
 549 #define RTE_UART5_TX_BIT                8
 550 #elif  (RTE_UART5_TX_ID == 4)
 551 #define RTE_UART5_TX                    1
 552 #define RTE_UART5_TX_PORT               GPIOB
 553 #define RTE_UART5_TX_BIT                12
 554 #else
 555 #error "Invalid UART5_RX Pin Configuration!"
 556 #endif
 557
 558 //   <e> DMA Rx
 559 //     <o1> Number <1=>1
 560 //     <i>  Selects DMA Number (only DMA1 can be used)
 561 //     <o2> Stream <0=>0
 562 //     <i>  Selects DMA Stream (only Stream 0 can be used)
 563 //     <o3> Channel <4=>4
 564 //     <i>  Selects DMA Channel (only Channel 4 can be used)
 565 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 566 //     <i>  Selects DMA Priority
 567 //   </e>
 568 #define RTE_UART5_RX_DMA                0
 569 #define RTE_UART5_RX_DMA_NUMBER         1
 570 #define RTE_UART5_RX_DMA_STREAM         0
 571 #define RTE_UART5_RX_DMA_CHANNEL        4
 572 #define RTE_UART5_RX_DMA_PRIORITY       0
 573
 574 //   <e> DMA Tx
 575 //     <o1> Number <1=>1
 576 //     <i>  Selects DMA Number (only DMA1 can be used)
 577 //     <o2> Stream <7=>7
 578 //     <i>  Selects DMA Stream (only Stream 7 can be used)
 579 //     <o3> Channel <4=>4 <8=>8
 580 //     <i>  Selects DMA Channel (only Channel 4 or 8 can be used)
 581 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 582 //     <i>  Selects DMA Priority
 583 //   </e>
 584 #define RTE_UART5_TX_DMA                0
 585 #define RTE_UART5_TX_DMA_NUMBER         1
 586 #define RTE_UART5_TX_DMA_STREAM         7
 587 #define RTE_UART5_TX_DMA_CHANNEL        4
 588 #define RTE_UART5_TX_DMA_PRIORITY       0
 589
 590 // </e>
 591
 592
 593 // <e> USART6 (Universal synchronous asynchronous receiver transmitter) [Driver_USART6]
 594 // <i> Configuration settings for Driver_USART6 in component ::CMSIS Driver:USART
 595 #define RTE_USART6                      0
 596
 597 //   <o> USART6_TX Pin <0=>Not Used <1=>PA11 <2=>PC6 <3=>PG14
 598 #define RTE_USART6_TX_ID                0
 599 #if    (RTE_USART6_TX_ID == 0)
 600 #define RTE_USART6_TX                   0
 601 #elif  (RTE_USART6_TX_ID == 1)
 602 #define RTE_USART6_TX                   1
 603 #define RTE_USART6_TX_PORT              GPIOA
 604 #define RTE_USART6_TX_BIT               11
 605 #elif  (RTE_USART6_TX_ID == 2)
 606 #define RTE_USART6_TX                   1
 607 #define RTE_USART6_TX_PORT              GPIOC
 608 #define RTE_USART6_TX_BIT               6
 609 #elif  (RTE_USART6_TX_ID == 3)
 610 #define RTE_USART6_TX                   1
 611 #define RTE_USART6_TX_PORT              GPIOG
 612 #define RTE_USART6_TX_BIT               14
 613 #else
 614 #error "Invalid USART6_TX Pin Configuration!"
 615 #endif
 616
 617 //   <o> USART6_RX Pin <0=>Not Used <1=>PA12 <2=>PC7 <3=>PG9
 618 #define RTE_USART6_RX_ID                0
 619 #if    (RTE_USART6_RX_ID == 0)
 620 #define RTE_USART6_RX                   0
 621 #elif  (RTE_USART6_RX_ID == 1)
 622 #define RTE_USART6_RX                   1
 623 #define RTE_USART6_RX_PORT              GPIOA
 624 #define RTE_USART6_RX_BIT               12
 625 #elif  (RTE_USART6_RX_ID == 2)
 626 #define RTE_USART6_RX                   1
 627 #define RTE_USART6_RX_PORT              GPIOC
 628 #define RTE_USART6_RX_BIT               7
 629 #elif  (RTE_USART6_RX_ID == 3)
 630 #define RTE_USART6_RX                   1
 631 #define RTE_USART6_RX_PORT              GPIOG
 632 #define RTE_USART6_RX_BIT               9
 633 #else
 634 #error "Invalid USART6_RX Pin Configuration!"
 635 #endif
 636
 637 //   <o> USART6_CK Pin <0=>Not Used <1=>PC8 <2=>PG7
 638 #define RTE_USART6_CK_ID                0
 639 #if    (RTE_USART6_CK_ID == 0)
 640 #define RTE_USART6_CK                   0
 641 #elif  (RTE_USART6_CK_ID == 1)
 642 #define RTE_USART6_CK                   1
 643 #define RTE_USART6_CK_PORT              GPIOC
 644 #define RTE_USART6_CK_BIT               8
 645 #elif  (RTE_USART6_CK_ID == 2)
 646 #define RTE_USART6_CK                   1
 647 #define RTE_USART6_CK_PORT              GPIOG
 648 #define RTE_USART6_CK_BIT               7
 649 #else
 650 #error "Invalid USART6_CK Pin Configuration!"
 651 #endif
 652
 653 //   <o> USART6_CTS Pin <0=>Not Used <1=>PG13 <2=>PG15
 654 #define RTE_USART6_CTS_ID               0
 655 #if    (RTE_USART6_CTS_ID == 0)
 656 #define RTE_USART6_CTS                  0
 657 #elif  (RTE_USART6_CTS_ID == 1)
 658 #define RTE_USART6_CTS                  1
 659 #define RTE_USART6_CTS_PORT             GPIOG
 660 #define RTE_USART6_CTS_BIT              13
 661 #elif  (RTE_USART6_CTS_ID == 2)
 662 #define RTE_USART6_CTS                  1
 663 #define RTE_USART6_CTS_PORT             GPIOG
 664 #define RTE_USART6_CTS_BIT              15
 665 #else
 666 #error "Invalid USART6_CTS Pin Configuration!"
 667 #endif
 668
 669 //   <o> USART6_RTS Pin <0=>Not Used <1=>PG8 <2=>PG12
 670 #define RTE_USART6_RTS_ID               0
 671 #if    (RTE_USART6_RTS_ID == 0)
 672 #define RTE_USART6_RTS                  0
 673 #elif  (RTE_USART6_RTS_ID == 1)
 674 #define RTE_USART6_RTS                  1
 675 #define RTE_USART6_RTS_PORT             GPIOG
 676 #define RTE_USART6_RTS_BIT              8
 677 #elif  (RTE_USART6_RTS_ID == 2)
 678 #define RTE_USART6_RTS                  1
 679 #define RTE_USART6_RTS_PORT             GPIOG
 680 #define RTE_USART6_RTS_BIT              12
 681 #else
 682 #error "Invalid USART6_RTS Pin Configuration!"
 683 #endif
 684
 685 //   <e> DMA Rx
 686 //     <o1> Number <2=>2
 687 //     <i>  Selects DMA Number (only DMA2 can be used)
 688 //     <o2> Stream <1=>1 <2=>2
 689 //     <i>  Selects DMA Stream (only Stream 1 or 2 can be used)
 690 //     <o3> Channel <5=>5
 691 //     <i>  Selects DMA Channel (only Channel 5 can be used)
 692 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 693 //     <i>  Selects DMA Priority
 694 //   </e>
 695 #define RTE_USART6_RX_DMA               0
 696 #define RTE_USART6_RX_DMA_NUMBER        2
 697 #define RTE_USART6_RX_DMA_STREAM        1
 698 #define RTE_USART6_RX_DMA_CHANNEL       5
 699 #define RTE_USART6_RX_DMA_PRIORITY      0
 700
 701 //   <e> DMA Tx
 702 //     <o1> Number <2=>2
 703 //     <i>  Selects DMA Number (only DMA2 can be used)
 704 //     <o2> Stream <6=>6 <7=>7
 705 //     <i>  Selects DMA Stream (only Stream 6 or 7 can be used)
 706 //     <o3> Channel <5=>5
 707 //     <i>  Selects DMA Channel (only Channel 5 can be used)
 708 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 709 //     <i>  Selects DMA Priority
 710 //   </e>
 711 #define RTE_USART6_TX_DMA               0
 712 #define RTE_USART6_TX_DMA_NUMBER        2
 713 #define RTE_USART6_TX_DMA_STREAM        6
 714 #define RTE_USART6_TX_DMA_CHANNEL       5
 715 #define RTE_USART6_TX_DMA_PRIORITY      0
 716
 717 // </e>
 718
 719 // <e> UART7 (Universal asynchronous receiver transmitter) [Driver_USART7]
 720 // <i> Configuration settings for Driver_USART7 in component ::CMSIS Driver:USART
 721 #define RTE_UART7                       0
 722
 723 //   <o> UART7_TX Pin <0=>Not Used <1=>PF7 <2=>PE8 <3=>PA15 <4=>PB4
 724 #define RTE_UART7_TX_ID                 0
 725 #if    (RTE_UART7_TX_ID == 0)
 726 #define RTE_UART7_TX                    0
 727 #elif  (RTE_UART7_TX_ID == 1)
 728 #define RTE_UART7_TX                    1
 729 #define RTE_UART7_TX_PORT               GPIOF
 730 #define RTE_UART7_TX_BIT                7
 731 #elif  (RTE_UART7_TX_ID == 2)
 732 #define RTE_UART7_TX                    1
 733 #define RTE_UART7_TX_PORT               GPIOE
 734 #define RTE_UART7_TX_BIT                8
 735 #elif  (RTE_UART7_TX_ID == 3)
 736 #define RTE_UART7_TX                    1
 737 #define RTE_UART7_TX_PORT               GPIOA
 738 #define RTE_UART7_TX_BIT                15
 739 #elif  (RTE_UART7_TX_ID == 4)
 740 #define RTE_UART7_TX                    1
 741 #define RTE_UART7_TX_PORT               GPIOB
 742 #define RTE_UART7_TX_BIT                4
 743 #else
 744 #error "Invalid UART7_TX Pin Configuration!"
 745 #endif
 746
 747 //   <o> UART7_RX Pin <0=>Not Used <1=>PF6 <2=>PE7 <3=>PA8 <4=>PB3
 748 #define RTE_UART7_RX_ID                 0
 749 #if    (RTE_UART7_RX_ID == 0)
 750 #define RTE_UART7_RX                    0
 751 #elif  (RTE_UART7_RX_ID == 1)
 752 #define RTE_UART7_RX                    1
 753 #define RTE_UART7_RX_PORT               GPIOF
 754 #define RTE_UART7_RX_BIT                6
 755 #elif  (RTE_UART7_RX_ID == 2)
 756 #define RTE_UART7_RX                    1
 757 #define RTE_UART7_RX_PORT               GPIOE
 758 #define RTE_UART7_RX_BIT                7
 759 #elif  (RTE_UART7_RX_ID == 3)
 760 #define RTE_UART7_RX                    1
 761 #define RTE_UART7_RX_PORT               GPIOA
 762 #define RTE_UART7_RX_BIT                8
 763 #elif  (RTE_UART7_RX_ID == 4)
 764 #define RTE_UART7_RX                    1
 765 #define RTE_UART7_RX_PORT               GPIOB
 766 #define RTE_UART7_RX_BIT                3
 767 #else
 768 #error "Invalid UART7_RX Pin Configuration!"
 769 #endif
 770
 771 //   <e> DMA Rx
 772 //     <o1> Number <1=>1
 773 //     <i>  Selects DMA Number (only DMA1 can be used)
 774 //     <o2> Stream <3=>3
 775 //     <i>  Selects DMA Stream (only Stream 3 can be used)
 776 //     <o3> Channel <5=>5
 777 //     <i>  Selects DMA Channel (only Channel 5 can be used)
 778 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 779 //     <i>  Selects DMA Priority
 780 //   </e>
 781 #define RTE_UART7_RX_DMA                0
 782 #define RTE_UART7_RX_DMA_NUMBER         1
 783 #define RTE_UART7_RX_DMA_STREAM         3
 784 #define RTE_UART7_RX_DMA_CHANNEL        5
 785 #define RTE_UART7_RX_DMA_PRIORITY       0
 786
 787 //   <e> DMA Tx
 788 //     <o1> Number <1=>1
 789 //     <i>  Selects DMA Number (only DMA1 can be used)
 790 //     <o2> Stream <1=>1
 791 //     <i>  Selects DMA Stream (only Stream 1 can be used)
 792 //     <o3> Channel <5=>5
 793 //     <i>  Selects DMA Channel (only Channel 5 can be used)
 794 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 795 //     <i>  Selects DMA Priority
 796 //   </e>
 797 #define RTE_UART7_TX_DMA                0
 798 #define RTE_UART7_TX_DMA_NUMBER         1
 799 #define RTE_UART7_TX_DMA_STREAM         1
 800 #define RTE_UART7_TX_DMA_CHANNEL        5
 801 #define RTE_UART7_TX_DMA_PRIORITY       0
 802
 803 // </e>
 804
 805 // <e> UART8 (Universal asynchronous receiver transmitter) [Driver_USART8]
 806 // <i> Configuration settings for Driver_USART8 in component ::CMSIS Driver:USART
 807 #define RTE_UART8                       0
 808
 809 //   <o> UART8_TX Pin <0=>Not Used <1=>PE1 <2=>PF9
 810 #define RTE_UART8_TX_ID                 0
 811 #if    (RTE_UART8_TX_ID == 0)
 812 #define RTE_UART8_TX                    0
 813 #elif  (RTE_UART8_TX_ID == 1)
 814 #define RTE_UART8_TX                    1
 815 #define RTE_UART8_TX_PORT               GPIOE
 816 #define RTE_UART8_TX_BIT                1
 817 #elif  (RTE_UART8_TX_ID == 2)
 818 #define RTE_UART8_TX                    1
 819 #define RTE_UART8_TX_PORT               GPIOF
 820 #define RTE_UART8_TX_BIT                9
 821 #else
 822 #error "Invalid UART8_TX Pin Configuration!"
 823 #endif
 824
 825 //   <o> UART8_RX Pin <0=>Not Used <1=>PE0 <2=>PF8
 826 #define RTE_UART8_RX_ID                 0
 827 #if    (RTE_UART8_RX_ID == 0)
 828 #define RTE_UART8_RX                    0
 829 #elif  (RTE_UART8_RX_ID == 1)
 830 #define RTE_UART8_RX                    1
 831 #define RTE_UART8_RX_PORT               GPIOE
 832 #define RTE_UART8_RX_BIT                0
 833 #elif  (RTE_UART8_RX_ID == 2)
 834 #define RTE_UART8_RX                    1
 835 #define RTE_UART8_RX_PORT               GPIOF
 836 #define RTE_UART8_RX_BIT                8
 837 #else
 838 #error "Invalid UART8_RX Pin Configuration!"
 839 #endif
 840
 841 //   <e> DMA Rx
 842 //     <o1> Number <1=>1
 843 //     <i>  Selects DMA Number (only DMA1 can be used)
 844 //     <o2> Stream <6=>6
 845 //     <i>  Selects DMA Stream (only Stream 6 can be used)
 846 //     <o3> Channel <5=>5
 847 //     <i>  Selects DMA Channel (only Channel 5 can be used)
 848 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 849 //     <i>  Selects DMA Priority
 850 //   </e>
 851 #define RTE_UART8_RX_DMA                0
 852 #define RTE_UART8_RX_DMA_NUMBER         1
 853 #define RTE_UART8_RX_DMA_STREAM         6
 854 #define RTE_UART8_RX_DMA_CHANNEL        5
 855 #define RTE_UART8_RX_DMA_PRIORITY       0
 856
 857 //   <e> DMA Tx
 858 //     <o1> Number <1=>1
 859 //     <i>  Selects DMA Number (only DMA1 can be used)
 860 //     <o2> Stream <0=>0
 861 //     <i>  Selects DMA Stream (only Stream 0 can be used)
 862 //     <o3> Channel <5=>5
 863 //     <i>  Selects DMA Channel (only Channel 5 can be used)
 864 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 865 //     <i>  Selects DMA Priority
 866 //   </e>
 867 #define RTE_UART8_TX_DMA                0
 868 #define RTE_UART8_TX_DMA_NUMBER         1
 869 #define RTE_UART8_TX_DMA_STREAM         0
 870 #define RTE_UART8_TX_DMA_CHANNEL        5
 871 #define RTE_UART8_TX_DMA_PRIORITY       0
 872
 873 // </e>
 874
 875 // <e> UART9 (Universal asynchronous receiver transmitter) [Driver_USART9]
 876 // <i> Configuration settings for Driver_USART9 in component ::CMSIS Driver:USART
 877 #define RTE_UART9                       0
 878
 879 //   <o> UART9_TX Pin <0=>Not Used <1=>PD15 <2=>PG1
 880 #define RTE_UART9_TX_ID                 0
 881 #if    (RTE_UART9_TX_ID == 0)
 882 #define RTE_UART9_TX                    0
 883 #elif  (RTE_UART9_TX_ID == 1)
 884 #define RTE_UART9_TX                    1
 885 #define RTE_UART9_TX_PORT               GPIOD
 886 #define RTE_UART9_TX_BIT                15
 887 #elif  (RTE_UART9_TX_ID == 2)
 888 #define RTE_UART9_TX                    1
 889 #define RTE_UART9_TX_PORT               GPIOG
 890 #define RTE_UART9_TX_BIT                1
 891 #else
 892 #error "Invalid UART9_TX Pin Configuration!"
 893 #endif
 894
 895 //   <o> UART9_RX Pin <0=>Not Used <1=>PD14 <2=>PG0
 896 #define RTE_UART9_RX_ID                 0
 897 #if    (RTE_UART9_RX_ID == 0)
 898 #define RTE_UART9_RX                    0
 899 #elif  (RTE_UART9_RX_ID == 1)
 900 #define RTE_UART9_RX                    1
 901 #define RTE_UART9_RX_PORT               GPIOD
 902 #define RTE_UART9_RX_BIT                14
 903 #elif  (RTE_UART9_RX_ID == 2)
 904 #define RTE_UART9_RX                    1
 905 #define RTE_UART9_RX_PORT               GPIOG
 906 #define RTE_UART9_RX_BIT                0
 907 #else
 908 #error "Invalid UART9_RX Pin Configuration!"
 909 #endif
 910
 911 //   <e> DMA Rx
 912 //     <o1> Number <2=>2
 913 //     <i>  Selects DMA Number (only DMA2 can be used)
 914 //     <o2> Stream <7=>7
 915 //     <i>  Selects DMA Stream (only Stream 7 can be used)
 916 //     <o3> Channel <0=>0
 917 //     <i>  Selects DMA Channel (only Channel 0 can be used)
 918 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 919 //     <i>  Selects DMA Priority
 920 //   </e>
 921 #define RTE_UART9_RX_DMA                0
 922 #define RTE_UART9_RX_DMA_NUMBER         1
 923 #define RTE_UART9_RX_DMA_STREAM         6
 924 #define RTE_UART9_RX_DMA_CHANNEL        5
 925 #define RTE_UART9_RX_DMA_PRIORITY       0
 926
 927 //   <e> DMA Tx
 928 //     <o1> Number <2=>2
 929 //     <i>  Selects DMA Number (only DMA2 can be used)
 930 //     <o2> Stream <0=>0
 931 //     <i>  Selects DMA Stream (only Stream 0 can be used)
 932 //     <o3> Channel <1=>1
 933 //     <i>  Selects DMA Channel (only Channel 1 can be used)
 934 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 935 //     <i>  Selects DMA Priority
 936 //   </e>
 937 #define RTE_UART9_TX_DMA                0
 938 #define RTE_UART9_TX_DMA_NUMBER         1
 939 #define RTE_UART9_TX_DMA_STREAM         0
 940 #define RTE_UART9_TX_DMA_CHANNEL        5
 941 #define RTE_UART9_TX_DMA_PRIORITY       0
 942
 943 // </e>
 944
 945 // <e> UART10 (Universal asynchronous receiver transmitter) [Driver_USART10]
 946 // <i> Configuration settings for Driver_USART10 in component ::CMSIS Driver:USART
 947 #define RTE_UART10                      0
 948
 949 //   <o> UART10_TX Pin <0=>Not Used <1=>PE3 <2=>PG12
 950 #define RTE_UART10_TX_ID                0
 951 #if    (RTE_UART10_TX_ID == 0)
 952 #define RTE_UART10_TX                   0
 953 #elif  (RTE_UART10_TX_ID == 1)
 954 #define RTE_UART10_TX                   1
 955 #define RTE_UART10_TX_PORT              GPIOE
 956 #define RTE_UART10_TX_BIT               3
 957 #elif  (RTE_UART10_TX_ID == 2)
 958 #define RTE_UART10_TX                   1
 959 #define RTE_UART10_TX_PORT              GPIOG
 960 #define RTE_UART10_TX_BIT               12
 961 #else
 962 #error "Invalid UART10_TX Pin Configuration!"
 963 #endif
 964
 965 //   <o> UART10_RX Pin <0=>Not Used <1=>PE2 <2=>PG11
 966 #define RTE_UART10_RX_ID                0
 967 #if    (RTE_UART10_RX_ID == 0)
 968 #define RTE_UART10_RX                   0
 969 #elif  (RTE_UART10_RX_ID == 1)
 970 #define RTE_UART10_RX                   1
 971 #define RTE_UART10_RX_PORT              GPIOE
 972 #define RTE_UART10_RX_BIT               2
 973 #elif  (RTE_UART10_RX_ID == 2)
 974 #define RTE_UART10_RX                   1
 975 #define RTE_UART10_RX_PORT              GPIOG
 976 #define RTE_UART10_RX_BIT               11
 977 #else
 978 #error "Invalid UART10_RX Pin Configuration!"
 979 #endif
 980
 981 //   <e> DMA Rx
 982 //     <o1> Number <2=>2
 983 //     <i>  Selects DMA Number (only DMA1 can be used)
 984 //     <o2> Stream <0=>0 <3=>3
 985 //     <i>  Selects DMA Stream (only Stream 0 or 3 can be used)
 986 //     <o3> Channel <5=>5 <9=>9
 987 //     <i>  Selects DMA Channel (only Channel 5 or 9 can be used)
 988 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
 989 //     <i>  Selects DMA Priority
 990 //   </e>
 991 #define RTE_UART10_RX_DMA               0
 992 #define RTE_UART10_RX_DMA_NUMBER        1
 993 #define RTE_UART10_RX_DMA_STREAM        6
 994 #define RTE_UART10_RX_DMA_CHANNEL       5
 995 #define RTE_UART10_RX_DMA_PRIORITY      0
 996
 997 //   <e> DMA Tx
 998 //     <o1> Number <2=>2
 999 //     <i>  Selects DMA Number (only DMA1 can be used)
1000 //     <o2> Stream <7=>7 <3=>5
1001 //     <i>  Selects DMA Stream (only Stream 7 or 5 can be used)
1002 //     <o3> Channel <6=>6 <9=>9
1003 //     <i>  Selects DMA Channel (only Channel 6 or 9 can be used)
1004 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1005 //     <i>  Selects DMA Priority
1006 //   </e>
1007 #define RTE_UART10_TX_DMA               0
1008 #define RTE_UART10_TX_DMA_NUMBER        1
1009 #define RTE_UART10_TX_DMA_STREAM        0
1010 #define RTE_UART10_TX_DMA_CHANNEL       5
1011 #define RTE_UART10_TX_DMA_PRIORITY      0
1012
1013 // </e>
1014
1015
1016 // <e> I2C1 (Inter-integrated Circuit Interface 1) [Driver_I2C1]
1017 // <i> Configuration settings for Driver_I2C1 in component ::CMSIS Driver:I2C
1018 #define RTE_I2C1                        0
1019
1020 //   <o> I2C1_SCL Pin <0=>PB6 <1=>PB8
1021 #define RTE_I2C1_SCL_PORT_ID            0
1022 #if    (RTE_I2C1_SCL_PORT_ID == 0)
1023 #define RTE_I2C1_SCL_PORT               GPIOB
1024 #define RTE_I2C1_SCL_BIT                6
1025 #elif  (RTE_I2C1_SCL_PORT_ID == 1)
1026 #define RTE_I2C1_SCL_PORT               GPIOB
1027 #define RTE_I2C1_SCL_BIT                8
1028 #else
1029 #error "Invalid I2C1_SCL Pin Configuration!"
1030 #endif
1031
1032 //   <o> I2C1_SDA Pin <0=>PB7 <1=>PB9
1033 #define RTE_I2C1_SDA_PORT_ID            0
1034 #if    (RTE_I2C1_SDA_PORT_ID == 0)
1035 #define RTE_I2C1_SDA_PORT               GPIOB
1036 #define RTE_I2C1_SDA_BIT                7
1037 #elif  (RTE_I2C1_SDA_PORT_ID == 1)
1038 #define RTE_I2C1_SDA_PORT               GPIOB
1039 #define RTE_I2C1_SDA_BIT                9
1040 #else
1041 #error "Invalid I2C1_SDA Pin Configuration!"
1042 #endif
1043
1044 //   <e> DMA Rx
1045 //     <o1> Number <1=>1
1046 //     <i>  Selects DMA Number (only DMA1 can be used)
1047 //     <o2> Stream <0=>0 <5=>5
1048 //     <i>  Selects DMA Stream (only Stream 0 or 5 can be used)
1049 //     <o3> Channel <1=>1
1050 //     <i>  Selects DMA Channel (only Channel 1 can be used)
1051 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1052 //     <i>  Selects DMA Priority
1053 //   </e>
1054 #define RTE_I2C1_RX_DMA                 0
1055 #define RTE_I2C1_RX_DMA_NUMBER          1
1056 #define RTE_I2C1_RX_DMA_STREAM          0
1057 #define RTE_I2C1_RX_DMA_CHANNEL         1
1058 #define RTE_I2C1_RX_DMA_PRIORITY        0
1059
1060 //   <e> DMA Tx
1061 //     <o1> Number <1=>1
1062 //     <i>  Selects DMA Number (only DMA1 can be used)
1063 //     <o2> Stream <1=>1 <6=>6 <7=>7
1064 //     <i>  Selects DMA Stream (only Stream 1 or 6 or 7 can be used)
1065 //     <o3> Channel <0=>0 <1=>1
1066 //     <i>  Selects DMA Channel (only Channel 0 or 1 can be used)
1067 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1068 //     <i>  Selects DMA Priority
1069 //   </e>
1070 #define RTE_I2C1_TX_DMA                 0
1071 #define RTE_I2C1_TX_DMA_NUMBER          1
1072 #define RTE_I2C1_TX_DMA_STREAM          6
1073 #define RTE_I2C1_TX_DMA_CHANNEL         1
1074 #define RTE_I2C1_TX_DMA_PRIORITY        0
1075
1076 // </e>
1077
1078
1079 // <e> I2C2 (Inter-integrated Circuit Interface 2) [Driver_I2C2]
1080 // <i> Configuration settings for Driver_I2C2 in component ::CMSIS Driver:I2C
1081 #define RTE_I2C2                        0
1082
1083 //   <o> I2C2_SCL Pin <0=>PF1 <1=>PH4 <2=>PB10
1084 #define RTE_I2C2_SCL_PORT_ID            0
1085 #if    (RTE_I2C2_SCL_PORT_ID == 0)
1086 #define RTE_I2C2_SCL_PORT               GPIOF
1087 #define RTE_I2C2_SCL_BIT                1
1088 #elif  (RTE_I2C2_SCL_PORT_ID == 1)
1089 #define RTE_I2C2_SCL_PORT               GPIOH
1090 #define RTE_I2C2_SCL_BIT                4
1091 #elif  (RTE_I2C2_SCL_PORT_ID == 2)
1092 #define RTE_I2C2_SCL_PORT               GPIOB
1093 #define RTE_I2C2_SCL_BIT                10
1094 #else
1095 #error "Invalid I2C2_SCL Pin Configuration!"
1096 #endif
1097
1098 //   <o> I2C2_SDA Pin <0=>PF0 <1=>PH5 <2=>PB11 <3=>PB3 <4=>PB9
1099 #define RTE_I2C2_SDA_PORT_ID            0
1100 #if    (RTE_I2C2_SDA_PORT_ID == 0)
1101 #define RTE_I2C2_SDA_PORT               GPIOF
1102 #define RTE_I2C2_SDA_BIT                0
1103 #elif  (RTE_I2C2_SDA_PORT_ID == 1)
1104 #define RTE_I2C2_SDA_PORT               GPIOH
1105 #define RTE_I2C2_SDA_BIT                5
1106 #elif  (RTE_I2C2_SDA_PORT_ID == 2)
1107 #define RTE_I2C2_SDA_PORT               GPIOB
1108 #define RTE_I2C2_SDA_BIT                11
1109 #elif  (RTE_I2C2_SDA_PORT_ID == 3)
1110 #define RTE_I2C2_SDA_PORT               GPIOB
1111 #define RTE_I2C2_SDA_BIT                3
1112 #elif  (RTE_I2C2_SDA_PORT_ID == 4)
1113 #define RTE_I2C2_SDA_PORT               GPIOB
1114 #define RTE_I2C2_SDA_BIT                9
1115 #else
1116 #error "Invalid I2C2_SDA Pin Configuration!"
1117 #endif
1118
1119 //   <e> DMA Rx
1120 //     <o1> Number <1=>1
1121 //     <i>  Selects DMA Number (only DMA1 can be used)
1122 //     <o2> Stream <2=>2 <3=>3
1123 //     <i>  Selects DMA Stream (only Stream 2 or 3 can be used)
1124 //     <o3> Channel <7=>7
1125 //     <i>  Selects DMA Channel (only Channel 7 can be used)
1126 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1127 //     <i>  Selects DMA Priority
1128 //   </e>
1129 #define RTE_I2C2_RX_DMA                 0
1130 #define RTE_I2C2_RX_DMA_NUMBER          1
1131 #define RTE_I2C2_RX_DMA_STREAM          2
1132 #define RTE_I2C2_RX_DMA_CHANNEL         7
1133 #define RTE_I2C2_RX_DMA_PRIORITY        0
1134
1135 //   <e> DMA Tx
1136 //     <o1> Number <1=>1
1137 //     <i>  Selects DMA Number (only DMA1 can be used)
1138 //     <o2> Stream <7=>7
1139 //     <i>  Selects DMA Stream (only Stream 7 can be used)
1140 //     <o3> Channel <7=>7
1141 //     <i>  Selects DMA Channel (only Channel 1 can be used)
1142 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1143 //     <i>  Selects DMA Priority
1144 //   </e>
1145 #define RTE_I2C2_TX_DMA                 0
1146 #define RTE_I2C2_TX_DMA_NUMBER          1
1147 #define RTE_I2C2_TX_DMA_STREAM          7
1148 #define RTE_I2C2_TX_DMA_CHANNEL         7
1149 #define RTE_I2C2_TX_DMA_PRIORITY        0
1150
1151 // </e>
1152
1153
1154 // <e> I2C3 (Inter-integrated Circuit Interface 3) [Driver_I2C3]
1155 // <i> Configuration settings for Driver_I2C3 in component ::CMSIS Driver:I2C
1156 #define RTE_I2C3                        0
1157
1158 //   <o> I2C3_SCL Pin <0=>PH7 <1=>PA8
1159 #define RTE_I2C3_SCL_PORT_ID            0
1160 #if    (RTE_I2C3_SCL_PORT_ID == 0)
1161 #define RTE_I2C3_SCL_PORT               GPIOH
1162 #define RTE_I2C3_SCL_BIT                7
1163 #elif  (RTE_I2C3_SCL_PORT_ID == 1)
1164 #define RTE_I2C3_SCL_PORT               GPIOA
1165 #define RTE_I2C3_SCL_BIT                8
1166 #else
1167 #error "Invalid I2C3_SCL Pin Configuration!"
1168 #endif
1169
1170 //   <o> I2C3_SDA Pin <0=>PH8 <1=>PC9 <2=>PB4 <3=>PB8
1171 #define RTE_I2C3_SDA_PORT_ID            0
1172 #if    (RTE_I2C3_SDA_PORT_ID == 0)
1173 #define RTE_I2C3_SDA_PORT               GPIOH
1174 #define RTE_I2C3_SDA_BIT                8
1175 #elif  (RTE_I2C3_SDA_PORT_ID == 1)
1176 #define RTE_I2C3_SDA_PORT               GPIOC
1177 #define RTE_I2C3_SDA_BIT                9
1178 #elif  (RTE_I2C3_SDA_PORT_ID == 2)
1179 #define RTE_I2C3_SDA_PORT               GPIOB
1180 #define RTE_I2C3_SDA_BIT                4
1181 #elif  (RTE_I2C3_SDA_PORT_ID == 3)
1182 #define RTE_I2C3_SDA_PORT               GPIOB
1183 #define RTE_I2C3_SDA_BIT                8
1184 #else
1185 #error "Invalid I2C3_SDA Pin Configuration!"
1186 #endif
1187
1188 //   <e> DMA Rx
1189 //     <o1> Number <1=>1
1190 //     <i>  Selects DMA Number (only DMA1 can be used)
1191 //     <o2> Stream <1=>1 <2=>2
1192 //     <i>  Selects DMA Stream (only Stream 1 or 2 can be used)
1193 //     <o3> Channel <1=>1 <3=>3
1194 //     <i>  Selects DMA Channel (only Channel 1 or 3 can be used)
1195 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1196 //     <i>  Selects DMA Priority
1197 //   </e>
1198 #define RTE_I2C3_RX_DMA                 0
1199 #define RTE_I2C3_RX_DMA_NUMBER          1
1200 #define RTE_I2C3_RX_DMA_STREAM          2
1201 #define RTE_I2C3_RX_DMA_CHANNEL         3
1202 #define RTE_I2C3_RX_DMA_PRIORITY        0
1203
1204 //   <e> DMA Tx
1205 //     <o1> Number <1=>1
1206 //     <i>  Selects DMA Number (only DMA1 can be used)
1207 //     <o2> Stream <4=>4 <5=>5
1208 //     <i>  Selects DMA Stream (only Stream 4 or 5 can be used)
1209 //     <o3> Channel <3=>3 <6=>6
1210 //     <i>  Selects DMA Channel (only Channel 3 or 6 can be used)
1211 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1212 //     <i>  Selects DMA Priority
1213 //   </e>
1214 #define RTE_I2C3_TX_DMA                 0
1215 #define RTE_I2C3_TX_DMA_NUMBER          1
1216 #define RTE_I2C3_TX_DMA_STREAM          4
1217 #define RTE_I2C3_TX_DMA_CHANNEL         3
1218 #define RTE_I2C3_TX_DMA_PRIORITY        0
1219
1220 // </e>
1221
1222
1223 // <e> SPI1 (Serial Peripheral Interface 1) [Driver_SPI1]
1224 // <i> Configuration settings for Driver_SPI1 in component ::CMSIS Driver:SPI
1225 #define RTE_SPI1                        0
1226
1227 //   <o> SPI1_MISO Pin <0=>Not Used <1=>PA6 <2=>PB4
1228 #define RTE_SPI1_MISO_PORT_ID           0
1229 #if    (RTE_SPI1_MISO_PORT_ID == 0)
1230 #define RTE_SPI1_MISO                   0
1231 #elif  (RTE_SPI1_MISO_PORT_ID == 1)
1232 #define RTE_SPI1_MISO                   1
1233 #define RTE_SPI1_MISO_PORT              GPIOA
1234 #define RTE_SPI1_MISO_BIT               6
1235 #elif  (RTE_SPI1_MISO_PORT_ID == 2)
1236 #define RTE_SPI1_MISO                   1
1237 #define RTE_SPI1_MISO_PORT              GPIOB
1238 #define RTE_SPI1_MISO_BIT               4
1239 #else
1240 #error "Invalid SPI1_MISO Pin Configuration!"
1241 #endif
1242
1243 //   <o> SPI1_MOSI Pin <0=>Not Used <1=>PA7 <2=>PB5
1244 #define RTE_SPI1_MOSI_PORT_ID           0
1245 #if    (RTE_SPI1_MOSI_PORT_ID == 0)
1246 #define RTE_SPI1_MOSI                   0
1247 #elif  (RTE_SPI1_MOSI_PORT_ID == 1)
1248 #define RTE_SPI1_MOSI                   1
1249 #define RTE_SPI1_MOSI_PORT              GPIOA
1250 #define RTE_SPI1_MOSI_BIT               7
1251 #elif  (RTE_SPI1_MOSI_PORT_ID == 2)
1252 #define RTE_SPI1_MOSI                   1
1253 #define RTE_SPI1_MOSI_PORT              GPIOB
1254 #define RTE_SPI1_MOSI_BIT               5
1255 #else
1256 #error "Invalid SPI1_MOSI Pin Configuration!"
1257 #endif
1258
1259 //   <o> SPI1_SCK Pin <0=>PA5 <1=>PB3
1260 #define RTE_SPI1_SCL_PORT_ID            0
1261 #if    (RTE_SPI1_SCL_PORT_ID == 0)
1262 #define RTE_SPI1_SCL_PORT               GPIOA
1263 #define RTE_SPI1_SCL_BIT                5
1264 #elif  (RTE_SPI1_SCL_PORT_ID == 1)
1265 #define RTE_SPI1_SCL_PORT               GPIOB
1266 #define RTE_SPI1_SCL_BIT                3
1267 #else
1268 #error "Invalid SPI1_SCK Pin Configuration!"
1269 #endif
1270
1271 //   <o> SPI1_NSS Pin <0=>Not Used <1=>PA4 <2=>PA15
1272 #define RTE_SPI1_NSS_PORT_ID            0
1273 #if    (RTE_SPI1_NSS_PORT_ID == 0)
1274 #define RTE_SPI1_NSS_PIN                0
1275 #elif  (RTE_SPI1_NSS_PORT_ID == 1)
1276 #define RTE_SPI1_NSS_PIN                1
1277 #define RTE_SPI1_NSS_PORT               GPIOA
1278 #define RTE_SPI1_NSS_BIT                4
1279 #elif  (RTE_SPI1_NSS_PORT_ID == 2)
1280 #define RTE_SPI1_NSS_PIN                1
1281 #define RTE_SPI1_NSS_PORT               GPIOA
1282 #define RTE_SPI1_NSS_BIT                15
1283 #else
1284 #error "Invalid SPI1_NSS Pin Configuration!"
1285 #endif
1286
1287 //   <e> DMA Rx
1288 //     <o1> Number <2=>2
1289 //     <i>  Selects DMA Number (only DMA2 can be used)
1290 //     <o2> Stream <0=>0 <2=>2
1291 //     <i>  Selects DMA Stream (only Stream 0 or 2 can be used)
1292 //     <o3> Channel <3=>3
1293 //     <i>  Selects DMA Channel (only Channel 3 can be used)
1294 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1295 //     <i>  Selects DMA Priority
1296 //   </e>
1297 #define RTE_SPI1_RX_DMA                 0
1298 #define RTE_SPI1_RX_DMA_NUMBER          2
1299 #define RTE_SPI1_RX_DMA_STREAM          0
1300 #define RTE_SPI1_RX_DMA_CHANNEL         3
1301 #define RTE_SPI1_RX_DMA_PRIORITY        0
1302
1303 //   <e> DMA Tx
1304 //     <o1> Number <2=>2
1305 //     <i>  Selects DMA Number (only DMA2 can be used)
1306 //     <o2> Stream <2=>2 <3=>3 <5=>5
1307 //     <i>  Selects DMA Stream (only Stream 2 or 3 or 5 can be used)
1308 //     <o3> Channel <2=>2 <3=>3
1309 //     <i>  Selects DMA Channel (only Channel 2 or 3 can be used)
1310 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1311 //     <i>  Selects DMA Priority
1312 //   </e>
1313 #define RTE_SPI1_TX_DMA                 0
1314 #define RTE_SPI1_TX_DMA_NUMBER          2
1315 #define RTE_SPI1_TX_DMA_STREAM          5
1316 #define RTE_SPI1_TX_DMA_CHANNEL         3
1317 #define RTE_SPI1_TX_DMA_PRIORITY        0
1318
1319 // </e>
1320
1321
1322 // <e> SPI2 (Serial Peripheral Interface 2) [Driver_SPI2]
1323 // <i> Configuration settings for Driver_SPI2 in component ::CMSIS Driver:SPI
1324 #define RTE_SPI2                        0
1325
1326 //   <o> SPI2_MISO Pin <0=>Not Used <1=>PB14 <2=>PC2 <3=>PI2 <4=>PA12
1327 #define RTE_SPI2_MISO_PORT_ID           0
1328 #if    (RTE_SPI2_MISO_PORT_ID == 0)
1329 #define RTE_SPI2_MISO                   0
1330 #elif  (RTE_SPI2_MISO_PORT_ID == 1)
1331 #define RTE_SPI2_MISO                   1
1332 #define RTE_SPI2_MISO_PORT              GPIOB
1333 #define RTE_SPI2_MISO_BIT               14
1334 #elif  (RTE_SPI2_MISO_PORT_ID == 2)
1335 #define RTE_SPI2_MISO                   1
1336 #define RTE_SPI2_MISO_PORT              GPIOC
1337 #define RTE_SPI2_MISO_BIT               2
1338 #elif  (RTE_SPI2_MISO_PORT_ID == 3)
1339 #define RTE_SPI2_MISO                   1
1340 #define RTE_SPI2_MISO_PORT              GPIOI
1341 #define RTE_SPI2_MISO_BIT               2
1342 #elif  (RTE_SPI2_MISO_PORT_ID == 4)
1343 #define RTE_SPI2_MISO                   1
1344 #define RTE_SPI2_MISO_PORT              GPIOA
1345 #define RTE_SPI2_MISO_BIT               12
1346 #else
1347 #error "Invalid SPI2_MISO Pin Configuration!"
1348 #endif
1349
1350 //   <o> SPI2_MOSI Pin <0=>Not Used <1=>PB15 <2=>PC3 <3=>PI3 <4=>PA10
1351 #define RTE_SPI2_MOSI_PORT_ID           0
1352 #if    (RTE_SPI2_MOSI_PORT_ID == 0)
1353 #define RTE_SPI2_MOSI                   0
1354 #elif  (RTE_SPI2_MOSI_PORT_ID == 1)
1355 #define RTE_SPI2_MOSI                   1
1356 #define RTE_SPI2_MOSI_PORT              GPIOB
1357 #define RTE_SPI2_MOSI_BIT               15
1358 #elif  (RTE_SPI2_MOSI_PORT_ID == 2)
1359 #define RTE_SPI2_MOSI                   1
1360 #define RTE_SPI2_MOSI_PORT              GPIOC
1361 #define RTE_SPI2_MOSI_BIT               3
1362 #elif  (RTE_SPI2_MOSI_PORT_ID == 3)
1363 #define RTE_SPI2_MOSI                   1
1364 #define RTE_SPI2_MOSI_PORT              GPIOI
1365 #define RTE_SPI2_MOSI_BIT               3
1366 #elif  (RTE_SPI2_MOSI_PORT_ID == 4)
1367 #define RTE_SPI2_MOSI                   1
1368 #define RTE_SPI2_MOSI_PORT              GPIOA
1369 #define RTE_SPI2_MOSI_BIT               10
1370 #else
1371 #error "Invalid SPI2_MOSI Pin Configuration!"
1372 #endif
1373
1374 //   <o> SPI2_SCK Pin <0=>PB10 <1=>PB13 <2=>PC7 <3=>PD3 <4=>PI1 <5=>PA9
1375 #define RTE_SPI2_SCL_PORT_ID            0
1376 #if    (RTE_SPI2_SCL_PORT_ID == 0)
1377 #define RTE_SPI2_SCL_PORT               GPIOB
1378 #define RTE_SPI2_SCL_BIT                10
1379 #elif  (RTE_SPI2_SCL_PORT_ID == 1)
1380 #define RTE_SPI2_SCL_PORT               GPIOB
1381 #define RTE_SPI2_SCL_BIT                13
1382 #elif  (RTE_SPI2_SCL_PORT_ID == 2)
1383 #define RTE_SPI2_SCL_PORT               GPIOC
1384 #define RTE_SPI2_SCL_BIT                7
1385 #elif  (RTE_SPI2_SCL_PORT_ID == 3)
1386 #define RTE_SPI2_SCL_PORT               GPIOD
1387 #define RTE_SPI2_SCL_BIT                3
1388 #elif  (RTE_SPI2_SCL_PORT_ID == 4)
1389 #define RTE_SPI2_SCL_PORT               GPIOI
1390 #define RTE_SPI2_SCL_BIT                1
1391 #elif  (RTE_SPI2_SCL_PORT_ID == 5)
1392 #define RTE_SPI2_SCL_PORT               GPIOA
1393 #define RTE_SPI2_SCL_BIT                9
1394 #else
1395 #error "Invalid SPI2_SCK Pin Configuration!"
1396 #endif
1397
1398 //   <o> SPI2_NSS Pin <0=>Not Used <1=>PB9 <2=>PB12 <3=>PI0 <4=>PA11
1399 #define RTE_SPI2_NSS_PORT_ID            0
1400 #if    (RTE_SPI2_NSS_PORT_ID == 0)
1401 #define RTE_SPI2_NSS_PIN                0
1402 #elif  (RTE_SPI2_NSS_PORT_ID == 1)
1403 #define RTE_SPI2_NSS_PIN                1
1404 #define RTE_SPI2_NSS_PORT               GPIOB
1405 #define RTE_SPI2_NSS_BIT                9
1406 #elif  (RTE_SPI2_NSS_PORT_ID == 2)
1407 #define RTE_SPI2_NSS_PIN                1
1408 #define RTE_SPI2_NSS_PORT               GPIOB
1409 #define RTE_SPI2_NSS_BIT                12
1410 #elif  (RTE_SPI2_NSS_PORT_ID == 3)
1411 #define RTE_SPI2_NSS_PIN                1
1412 #define RTE_SPI2_NSS_PORT               GPIOI
1413 #define RTE_SPI2_NSS_BIT                0
1414 #elif  (RTE_SPI2_NSS_PORT_ID == 4)
1415 #define RTE_SPI2_NSS_PIN                1
1416 #define RTE_SPI2_NSS_PORT               GPIOA
1417 #define RTE_SPI2_NSS_BIT                11
1418 #else
1419 #error "Invalid SPI2_NSS Pin Configuration!"
1420 #endif
1421
1422 //   <e> DMA Rx
1423 //     <o1> Number <1=>1
1424 //     <i>  Selects DMA Number (only DMA1 can be used)
1425 //     <o2> Stream <3=>3
1426 //     <i>  Selects DMA Stream (only Stream 3 can be used)
1427 //     <o3> Channel <0=>0
1428 //     <i>  Selects DMA Channel (only Channel 0 can be used)
1429 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1430 //     <i>  Selects DMA Priority
1431 //   </e>
1432 #define RTE_SPI2_RX_DMA                 0
1433 #define RTE_SPI2_RX_DMA_NUMBER          1
1434 #define RTE_SPI2_RX_DMA_STREAM          3
1435 #define RTE_SPI2_RX_DMA_CHANNEL         0
1436 #define RTE_SPI2_RX_DMA_PRIORITY        0
1437
1438 //   <e> DMA Tx
1439 //     <o1> Number <1=>1
1440 //     <i>  Selects DMA Number (only DMA1 can be used)
1441 //     <o2> Stream <4=>4
1442 //     <i>  Selects DMA Stream (only Stream 4 can be used)
1443 //     <o3> Channel <0=>0
1444 //     <i>  Selects DMA Channel (only Channel 0 can be used)
1445 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1446 //     <i>  Selects DMA Priority
1447 //   </e>
1448 #define RTE_SPI2_TX_DMA                 0
1449 #define RTE_SPI2_TX_DMA_NUMBER          1
1450 #define RTE_SPI2_TX_DMA_STREAM          4
1451 #define RTE_SPI2_TX_DMA_CHANNEL         0
1452 #define RTE_SPI2_TX_DMA_PRIORITY        0
1453
1454 // </e>
1455
1456
1457 // <e> SPI3 (Serial Peripheral Interface 3) [Driver_SPI3]
1458 // <i> Configuration settings for Driver_SPI3 in component ::CMSIS Driver:SPI
1459 #define RTE_SPI3                        0
1460
1461 //   <o> SPI3_MISO Pin <0=>Not Used <1=>PB4 <2=>PC11
1462 #define RTE_SPI3_MISO_PORT_ID           0
1463 #if    (RTE_SPI3_MISO_PORT_ID == 0)
1464 #define RTE_SPI3_MISO                   0
1465 #elif  (RTE_SPI3_MISO_PORT_ID == 1)
1466 #define RTE_SPI3_MISO                   1
1467 #define RTE_SPI3_MISO_PORT              GPIOB
1468 #define RTE_SPI3_MISO_BIT               4
1469 #elif  (RTE_SPI3_MISO_PORT_ID == 2)
1470 #define RTE_SPI3_MISO                   1
1471 #define RTE_SPI3_MISO_PORT              GPIOC
1472 #define RTE_SPI3_MISO_BIT               11
1473 #else
1474 #error "Invalid SPI3_MISO Pin Configuration!"
1475 #endif
1476
1477 //   <o> SPI3_MOSI Pin <0=>Not Used <1=>PB5 <2=>PC12 <3=>PD6
1478 #define RTE_SPI3_MOSI_PORT_ID           0
1479 #if    (RTE_SPI3_MOSI_PORT_ID == 0)
1480 #define RTE_SPI3_MOSI                   0
1481 #elif  (RTE_SPI3_MOSI_PORT_ID == 1)
1482 #define RTE_SPI3_MOSI                   1
1483 #define RTE_SPI3_MOSI_PORT              GPIOB
1484 #define RTE_SPI3_MOSI_BIT               5
1485 #elif  (RTE_SPI3_MOSI_PORT_ID == 2)
1486 #define RTE_SPI3_MOSI                   1
1487 #define RTE_SPI3_MOSI_PORT              GPIOC
1488 #define RTE_SPI3_MOSI_BIT               12
1489 #elif  (RTE_SPI3_MOSI_PORT_ID == 3)
1490 #define RTE_SPI3_MOSI                   1
1491 #define RTE_SPI3_MOSI_PORT              GPIOD
1492 #define RTE_SPI3_MOSI_BIT               6
1493 #else
1494 #error "Invalid SPI3_MOSI Pin Configuration!"
1495 #endif
1496
1497 //   <o> SPI3_SCK Pin <0=>PB3 <1=>PB12 <2=>PC10
1498 #define RTE_SPI3_SCL_PORT_ID            0
1499 #if    (RTE_SPI3_SCL_PORT_ID == 0)
1500 #define RTE_SPI3_SCL_PORT               GPIOB
1501 #define RTE_SPI3_SCL_BIT                3
1502 #elif  (RTE_SPI3_SCL_PORT_ID == 1)
1503 #define RTE_SPI3_SCL_PORT               GPIOB
1504 #define RTE_SPI3_SCL_BIT                12
1505 #elif  (RTE_SPI3_SCL_PORT_ID == 2)
1506 #define RTE_SPI3_SCL_PORT               GPIOC
1507 #define RTE_SPI3_SCL_BIT                10
1508 #else
1509 #error "Invalid SPI3_SCK Pin Configuration!"
1510 #endif
1511
1512 //   <o> SPI3_NSS Pin <0=>Not Used <1=>PA4 <2=>PA15
1513 #define RTE_SPI3_NSS_PORT_ID            0
1514 #if    (RTE_SPI3_NSS_PORT_ID == 0)
1515 #define RTE_SPI3_NSS_PIN                0
1516 #elif  (RTE_SPI3_NSS_PORT_ID == 1)
1517 #define RTE_SPI3_NSS_PIN                1
1518 #define RTE_SPI3_NSS_PORT               GPIOA
1519 #define RTE_SPI3_NSS_BIT                4
1520 #elif  (RTE_SPI3_NSS_PORT_ID == 2)
1521 #define RTE_SPI3_NSS_PIN                1
1522 #define RTE_SPI3_NSS_PORT               GPIOA
1523 #define RTE_SPI3_NSS_BIT                15
1524 #else
1525 #error "Invalid SPI3_NSS Pin Configuration!"
1526 #endif
1527
1528 //   <e> DMA Rx
1529 //     <o1> Number <1=>1
1530 //     <i>  Selects DMA Number (only DMA1 can be used)
1531 //     <o2> Stream <0=>0 <2=>2
1532 //     <i>  Selects DMA Stream (only Stream 0 or 2 can be used)
1533 //     <o3> Channel <0=>0
1534 //     <i>  Selects DMA Channel (only Channel 0 can be used)
1535 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1536 //     <i>  Selects DMA Priority
1537 //   </e>
1538 #define RTE_SPI3_RX_DMA                 0
1539 #define RTE_SPI3_RX_DMA_NUMBER          1
1540 #define RTE_SPI3_RX_DMA_STREAM          0
1541 #define RTE_SPI3_RX_DMA_CHANNEL         0
1542 #define RTE_SPI3_RX_DMA_PRIORITY        0
1543
1544 //   <e> DMA Tx
1545 //     <o1> Number <1=>1
1546 //     <i>  Selects DMA Number (only DMA1 can be used)
1547 //     <o2> Stream <5=>5 <7=>7
1548 //     <i>  Selects DMA Stream (only Stream 5 or 7 can be used)
1549 //     <o3> Channel <0=>0
1550 //     <i>  Selects DMA Channel (only Channel 0 can be used)
1551 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1552 //     <i>  Selects DMA Priority
1553 //   </e>
1554 #define RTE_SPI3_TX_DMA                 0
1555 #define RTE_SPI3_TX_DMA_NUMBER          1
1556 #define RTE_SPI3_TX_DMA_STREAM          5
1557 #define RTE_SPI3_TX_DMA_CHANNEL         0
1558 #define RTE_SPI3_TX_DMA_PRIORITY        0
1559
1560 // </e>
1561
1562
1563 // <e> SPI4 (Serial Peripheral Interface 4) [Driver_SPI4]
1564 // <i> Configuration settings for Driver_SPI4 in component ::CMSIS Driver:SPI
1565 #define RTE_SPI4                        0
1566
1567 //   <o> SPI4_MISO Pin <0=>Not Used <1=>PA11 <2=>PE5 <3=>PE13
1568 #define RTE_SPI4_MISO_PORT_ID           0
1569 #if    (RTE_SPI4_MISO_PORT_ID == 0)
1570 #define RTE_SPI4_MISO                   0
1571 #elif  (RTE_SPI4_MISO_PORT_ID == 1)
1572 #define RTE_SPI4_MISO                   1
1573 #define RTE_SPI4_MISO_PORT              GPIOA
1574 #define RTE_SPI4_MISO_BIT               11
1575 #elif  (RTE_SPI4_MISO_PORT_ID == 2)
1576 #define RTE_SPI4_MISO                   1
1577 #define RTE_SPI4_MISO_PORT              GPIOE
1578 #define RTE_SPI4_MISO_BIT               5
1579 #elif  (RTE_SPI4_MISO_PORT_ID == 3)
1580 #define RTE_SPI4_MISO                   1
1581 #define RTE_SPI4_MISO_PORT              GPIOE
1582 #define RTE_SPI4_MISO_BIT               13
1583 #else
1584 #error "Invalid SPI4_MISO Pin Configuration!"
1585 #endif
1586
1587 //   <o> SPI4_MOSI Pin <0=>Not Used <1=>PA1 <2=>PE6 <3=>PE14
1588 #define RTE_SPI4_MOSI_PORT_ID           0
1589 #if    (RTE_SPI4_MOSI_PORT_ID == 0)
1590 #define RTE_SPI4_MOSI                   0
1591 #elif  (RTE_SPI4_MOSI_PORT_ID == 1)
1592 #define RTE_SPI4_MOSI                   1
1593 #define RTE_SPI4_MOSI_PORT              GPIOA
1594 #define RTE_SPI4_MOSI_BIT               1
1595 #elif  (RTE_SPI4_MOSI_PORT_ID == 2)
1596 #define RTE_SPI4_MOSI                   1
1597 #define RTE_SPI4_MOSI_PORT              GPIOE
1598 #define RTE_SPI4_MOSI_BIT               6
1599 #elif  (RTE_SPI4_MOSI_PORT_ID == 3)
1600 #define RTE_SPI4_MOSI                   1
1601 #define RTE_SPI4_MOSI_PORT              GPIOE
1602 #define RTE_SPI4_MOSI_BIT               14
1603 #else
1604 #error "Invalid SPI4_MOSI Pin Configuration!"
1605 #endif
1606
1607 //   <o> SPI4_SCK Pin <0=>PB13 <1=>PE2 <2=>PE12
1608 #define RTE_SPI4_SCL_PORT_ID            0
1609 #if    (RTE_SPI4_SCL_PORT_ID == 0)
1610 #define RTE_SPI4_SCL_PORT               GPIOB
1611 #define RTE_SPI4_SCL_BIT                13
1612 #elif  (RTE_SPI4_SCL_PORT_ID == 1)
1613 #define RTE_SPI4_SCL_PORT               GPIOE
1614 #define RTE_SPI4_SCL_BIT                2
1615 #elif  (RTE_SPI4_SCL_PORT_ID == 2)
1616 #define RTE_SPI4_SCL_PORT               GPIOE
1617 #define RTE_SPI4_SCL_BIT                12
1618 #else
1619 #error "Invalid SPI4_SCK Pin Configuration!"
1620 #endif
1621
1622 //   <o> SPI4_NSS Pin <0=>Not Used <1=>PB12 <2=>PE4 <3=>PE11
1623 #define RTE_SPI4_NSS_PORT_ID            0
1624 #if    (RTE_SPI4_NSS_PORT_ID == 0)
1625 #define RTE_SPI4_NSS_PIN                0
1626 #elif  (RTE_SPI4_NSS_PORT_ID == 1)
1627 #define RTE_SPI4_NSS_PIN                1
1628 #define RTE_SPI4_NSS_PORT               GPIOB
1629 #define RTE_SPI4_NSS_BIT                12
1630 #elif  (RTE_SPI4_NSS_PORT_ID == 2)
1631 #define RTE_SPI4_NSS_PIN                1
1632 #define RTE_SPI4_NSS_PORT               GPIOE
1633 #define RTE_SPI4_NSS_BIT                4
1634 #elif  (RTE_SPI4_NSS_PORT_ID == 3)
1635 #define RTE_SPI4_NSS_PIN                1
1636 #define RTE_SPI4_NSS_PORT               GPIOE
1637 #define RTE_SPI4_NSS_BIT                11
1638 #else
1639 #error "Invalid SPI4_NSS Pin Configuration!"
1640 #endif
1641
1642 //   <e> DMA Rx
1643 //     <o1> Number <2=>2
1644 //     <i>  Selects DMA Number (only DMA2 can be used)
1645 //     <o2> Stream <0=>0 <3=>3 <4=>4
1646 //     <i>  Selects DMA Stream (only Stream 0 or 3 can be used)
1647 //     <o3> Channel <4=>4 <5=>5
1648 //     <i>  Selects DMA Channel (only Channel 4 or 5 can be used)
1649 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1650 //     <i>  Selects DMA Priority
1651 //   </e>
1652 #define RTE_SPI4_RX_DMA                 0
1653 #define RTE_SPI4_RX_DMA_NUMBER          1
1654 #define RTE_SPI4_RX_DMA_STREAM          0
1655 #define RTE_SPI4_RX_DMA_CHANNEL         0
1656 #define RTE_SPI4_RX_DMA_PRIORITY        0
1657
1658 //   <e> DMA Tx
1659 //     <o1> Number <2=>2
1660 //     <i>  Selects DMA Number (only DMA2 can be used)
1661 //     <o2> Stream <1=>1 <4=>4
1662 //     <i>  Selects DMA Stream (only Stream 1 or 4 can be used)
1663 //     <o3> Channel <4=>4 <5=>5
1664 //     <i>  Selects DMA Channel (only Channel 4 or 5 can be used)
1665 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1666 //     <i>  Selects DMA Priority
1667 //   </e>
1668 #define RTE_SPI4_TX_DMA                 0
1669 #define RTE_SPI4_TX_DMA_NUMBER          1
1670 #define RTE_SPI4_TX_DMA_STREAM          5
1671 #define RTE_SPI4_TX_DMA_CHANNEL         0
1672 #define RTE_SPI4_TX_DMA_PRIORITY        0
1673
1674 // </e>
1675
1676
1677 // <e> SPI5 (Serial Peripheral Interface 5) [Driver_SPI5]
1678 // <i> Configuration settings for Driver_SPI5 in component ::CMSIS Driver:SPI
1679 #define RTE_SPI5                        0
1680
1681 //   <o> SPI5_MISO Pin <0=>Not Used <1=>PA12 <2=>PE5 <3=>PE13 <4=>PF8 <5=>PH7
1682 #define RTE_SPI5_MISO_PORT_ID           0
1683 #if    (RTE_SPI5_MISO_PORT_ID == 0)
1684 #define RTE_SPI5_MISO                   0
1685 #elif  (RTE_SPI5_MISO_PORT_ID == 1)
1686 #define RTE_SPI5_MISO                   1
1687 #define RTE_SPI5_MISO_PORT              GPIOA
1688 #define RTE_SPI5_MISO_BIT               12
1689 #elif  (RTE_SPI5_MISO_PORT_ID == 2)
1690 #define RTE_SPI5_MISO                   1
1691 #define RTE_SPI5_MISO_PORT              GPIOE
1692 #define RTE_SPI5_MISO_BIT               5
1693 #elif  (RTE_SPI5_MISO_PORT_ID == 3)
1694 #define RTE_SPI5_MISO                   1
1695 #define RTE_SPI5_MISO_PORT              GPIOE
1696 #define RTE_SPI5_MISO_BIT               13
1697 #elif  (RTE_SPI5_MISO_PORT_ID == 4)
1698 #define RTE_SPI5_MISO                   1
1699 #define RTE_SPI5_MISO_PORT              GPIOF
1700 #define RTE_SPI5_MISO_BIT               8
1701 #elif  (RTE_SPI5_MISO_PORT_ID == 5)
1702 #define RTE_SPI5_MISO                   1
1703 #define RTE_SPI5_MISO_PORT              GPIOH
1704 #define RTE_SPI5_MISO_BIT               7
1705 #else
1706 #error "Invalid SPI5_MISO Pin Configuration!"
1707 #endif
1708
1709 //   <o> SPI5_MOSI Pin <0=>Not Used <1=>PA10 <2=>PB8 <3=>PE6 <4=>PE14 <5=>PF9 <6=>PF11
1710 #define RTE_SPI5_MOSI_PORT_ID           0
1711 #if    (RTE_SPI5_MOSI_PORT_ID == 0)
1712 #define RTE_SPI5_MOSI                   0
1713 #elif  (RTE_SPI5_MOSI_PORT_ID == 1)
1714 #define RTE_SPI5_MOSI                   1
1715 #define RTE_SPI5_MOSI_PORT              GPIOA
1716 #define RTE_SPI5_MOSI_BIT               10
1717 #elif  (RTE_SPI5_MOSI_PORT_ID == 2)
1718 #define RTE_SPI5_MOSI                   1
1719 #define RTE_SPI5_MOSI_PORT              GPIOB
1720 #define RTE_SPI5_MOSI_BIT               8
1721 #elif  (RTE_SPI5_MOSI_PORT_ID == 3)
1722 #define RTE_SPI5_MOSI                   1
1723 #define RTE_SPI5_MOSI_PORT              GPIOE
1724 #define RTE_SPI5_MOSI_BIT               6
1725 #elif  (RTE_SPI5_MOSI_PORT_ID == 4)
1726 #define RTE_SPI5_MOSI                   1
1727 #define RTE_SPI5_MOSI_PORT              GPIOE
1728 #define RTE_SPI5_MOSI_BIT               14
1729 #elif  (RTE_SPI5_MOSI_PORT_ID == 5)
1730 #define RTE_SPI5_MOSI                   1
1731 #define RTE_SPI5_MOSI_PORT              GPIOF
1732 #define RTE_SPI5_MOSI_BIT               9
1733 #elif  (RTE_SPI5_MOSI_PORT_ID == 6)
1734 #define RTE_SPI5_MOSI                   1
1735 #define RTE_SPI5_MOSI_PORT              GPIOF
1736 #define RTE_SPI5_MOSI_BIT               11
1737 #else
1738 #error "Invalid SPI5_MOSI Pin Configuration!"
1739 #endif
1740
1741 //   <o> SPI5_SCK Pin <0=>PB0 <1=>PE2 <2=>PE12 <3=>PF7 <4=>PH6
1742 #define RTE_SPI5_SCL_PORT_ID            0
1743 #if    (RTE_SPI5_SCL_PORT_ID == 0)
1744 #define RTE_SPI5_SCL_PORT               GPIOB
1745 #define RTE_SPI5_SCL_BIT                0
1746 #elif  (RTE_SPI5_SCL_PORT_ID == 1)
1747 #define RTE_SPI5_SCL_PORT               GPIOE
1748 #define RTE_SPI5_SCL_BIT                2
1749 #elif  (RTE_SPI5_SCL_PORT_ID == 2)
1750 #define RTE_SPI5_SCL_PORT               GPIOE
1751 #define RTE_SPI5_SCL_BIT                12
1752 #elif  (RTE_SPI5_SCL_PORT_ID == 3)
1753 #define RTE_SPI5_SCL_PORT               GPIOF
1754 #define RTE_SPI5_SCL_BIT                7
1755 #elif  (RTE_SPI5_SCL_PORT_ID == 4)
1756 #define RTE_SPI5_SCL_PORT               GPIOH
1757 #define RTE_SPI5_SCL_BIT                6
1758 #else
1759 #error "Invalid SPI5_SCK Pin Configuration!"
1760 #endif
1761
1762 //   <o> SPI5_NSS Pin <0=>Not Used <1=>PB1 <2=>PE4 <3=>PE11 <4=>PF6 <5=>PH5
1763 #define RTE_SPI5_NSS_PORT_ID            0
1764 #if    (RTE_SPI5_NSS_PORT_ID == 0)
1765 #define RTE_SPI5_NSS_PIN                0
1766 #elif  (RTE_SPI5_NSS_PORT_ID == 1)
1767 #define RTE_SPI5_NSS_PIN                1
1768 #define RTE_SPI5_NSS_PORT               GPIOB
1769 #define RTE_SPI5_NSS_BIT                1
1770 #elif  (RTE_SPI5_NSS_PORT_ID == 2)
1771 #define RTE_SPI5_NSS_PIN                1
1772 #define RTE_SPI5_NSS_PORT               GPIOE
1773 #define RTE_SPI5_NSS_BIT                4
1774 #elif  (RTE_SPI5_NSS_PORT_ID == 3)
1775 #define RTE_SPI5_NSS_PIN                1
1776 #define RTE_SPI5_NSS_PORT               GPIOE
1777 #define RTE_SPI5_NSS_BIT                11
1778 #elif  (RTE_SPI5_NSS_PORT_ID == 4)
1779 #define RTE_SPI5_NSS_PIN                1
1780 #define RTE_SPI5_NSS_PORT               GPIOF
1781 #define RTE_SPI5_NSS_BIT                6
1782 #elif  (RTE_SPI5_NSS_PORT_ID == 5)
1783 #define RTE_SPI5_NSS_PIN                1
1784 #define RTE_SPI5_NSS_PORT               GPIOH
1785 #define RTE_SPI5_NSS_BIT                5
1786 #else
1787 #error "Invalid SPI5_NSS Pin Configuration!"
1788 #endif
1789
1790 //   <e> DMA Rx
1791 //     <o1> Number <2=>2
1792 //     <i>  Selects DMA Number (only DMA2 can be used)
1793 //     <o2> Stream <3=>3 <5=>5
1794 //     <i>  Selects DMA Stream (only Stream 3 or 5 can be used)
1795 //     <o3> Channel <2=>2 <7=>7
1796 //     <i>  Selects DMA Channel (only Channel 2 or 7 can be used)
1797 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1798 //     <i>  Selects DMA Priority
1799 //   </e>
1800 #define RTE_SPI5_RX_DMA                 0
1801 #define RTE_SPI5_RX_DMA_NUMBER          2
1802 #define RTE_SPI5_RX_DMA_STREAM          3
1803 #define RTE_SPI5_RX_DMA_CHANNEL         2
1804 #define RTE_SPI5_RX_DMA_PRIORITY        0
1805
1806 //   <e> DMA Tx
1807 //     <o1> Number <2=>2
1808 //     <i>  Selects DMA Number (only DMA2 can be used)
1809 //     <o2> Stream <4=>4 <5=>5 <6=>6
1810 //     <i>  Selects DMA Stream (only Stream 4 or 6 can be used)
1811 //     <o3> Channel <2=>2 <5=>5 <7=>7
1812 //     <i>  Selects DMA Channel (only Channel 2 or 7 can be used)
1813 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1814 //     <i>  Selects DMA Priority
1815 //   </e>
1816 #define RTE_SPI5_TX_DMA                 0
1817 #define RTE_SPI5_TX_DMA_NUMBER          2
1818 #define RTE_SPI5_TX_DMA_STREAM          4
1819 #define RTE_SPI5_TX_DMA_CHANNEL         2
1820 #define RTE_SPI5_TX_DMA_PRIORITY        0
1821
1822 // </e>
1823
1824
1825 // <e> SPI6 (Serial Peripheral Interface 6) [Driver_SPI6]
1826 // <i> Configuration settings for Driver_SPI6 in component ::CMSIS Driver:SPI
1827 #define RTE_SPI6                        0
1828
1829 //   <o> SPI6_MISO Pin <0=>Not Used <1=>PG12
1830 #define RTE_SPI6_MISO_PORT_ID           0
1831 #if    (RTE_SPI6_MISO_PORT_ID == 0)
1832 #define RTE_SPI6_MISO                   0
1833 #elif  (RTE_SPI6_MISO_PORT_ID == 1)
1834 #define RTE_SPI6_MISO                   1
1835 #define RTE_SPI6_MISO_PORT              GPIOG
1836 #define RTE_SPI6_MISO_BIT               12
1837 #else
1838 #error "Invalid SPI6_MISO Pin Configuration!"
1839 #endif
1840
1841 //   <o> SPI6_MOSI Pin <0=>Not Used <1=>PG14
1842 #define RTE_SPI6_MOSI_PORT_ID           0
1843 #if    (RTE_SPI6_MOSI_PORT_ID == 0)
1844 #define RTE_SPI6_MOSI                   0
1845 #elif  (RTE_SPI6_MOSI_PORT_ID == 1)
1846 #define RTE_SPI6_MOSI                   1
1847 #define RTE_SPI6_MOSI_PORT              GPIOG
1848 #define RTE_SPI6_MOSI_BIT               14
1849 #else
1850 #error "Invalid SPI6_MOSI Pin Configuration!"
1851 #endif
1852
1853 //   <o> SPI6_SCK Pin <0=>PG13
1854 #define RTE_SPI6_SCL_PORT_ID            0
1855 #if    (RTE_SPI6_SCL_PORT_ID == 0)
1856 #define RTE_SPI6_SCL_PORT               GPIOG
1857 #define RTE_SPI6_SCL_BIT                13
1858 #else
1859 #error "Invalid SPI6_SCK Pin Configuration!"
1860 #endif
1861
1862 //   <o> SPI6_NSS Pin <0=>Not Used <1=>PG8
1863 #define RTE_SPI6_NSS_PORT_ID            0
1864 #if    (RTE_SPI6_NSS_PORT_ID == 0)
1865 #define RTE_SPI6_NSS_PIN                0
1866 #elif  (RTE_SPI6_NSS_PORT_ID == 1)
1867 #define RTE_SPI6_NSS_PIN                1
1868 #define RTE_SPI6_NSS_PORT               GPIOG
1869 #define RTE_SPI6_NSS_BIT                8
1870 #else
1871 #error "Invalid SPI6_NSS Pin Configuration!"
1872 #endif
1873
1874 //   <e> DMA Rx
1875 //     <o1> Number <2=>2
1876 //     <i>  Selects DMA Number (only DMA2 can be used)
1877 //     <o2> Stream <6=>6
1878 //     <i>  Selects DMA Stream (only Stream 6 can be used)
1879 //     <o3> Channel <1=>1
1880 //     <i>  Selects DMA Channel (only Channel 1 can be used)
1881 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1882 //     <i>  Selects DMA Priority
1883 //   </e>
1884 #define RTE_SPI6_RX_DMA                 0
1885 #define RTE_SPI6_RX_DMA_NUMBER          2
1886 #define RTE_SPI6_RX_DMA_STREAM          6
1887 #define RTE_SPI6_RX_DMA_CHANNEL         1
1888 #define RTE_SPI6_RX_DMA_PRIORITY        0
1889
1890 //   <e> DMA Tx
1891 //     <o1> Number <2=>2
1892 //     <i>  Selects DMA Number (only DMA2 can be used)
1893 //     <o2> Stream <5=>5
1894 //     <i>  Selects DMA Stream (only Stream 5 can be used)
1895 //     <o3> Channel <1=>1
1896 //     <i>  Selects DMA Channel (only Channel 1 can be used)
1897 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
1898 //     <i>  Selects DMA Priority
1899 //   </e>
1900 #define RTE_SPI6_TX_DMA                 0
1901 #define RTE_SPI6_TX_DMA_NUMBER          2
1902 #define RTE_SPI6_TX_DMA_STREAM          5
1903 #define RTE_SPI6_TX_DMA_CHANNEL         1
1904 #define RTE_SPI6_TX_DMA_PRIORITY        0
1905
1906 // </e>
1907
1908
1909 // <e> SDIO (Secure Digital Input/Output) [Driver_MCI0]
1910 // <i> Configuration settings for Driver_MCI0 in component ::CMSIS Driver:MCI
1911 #define RTE_SDIO                        0
1912
1913 //   <h> SDIO Peripheral Bus
1914 //     <o> SDIO_CK Pin <0=>PC12 <1=>PB15
1915 #define   RTE_SDIO_CK_PORT_ID           0
1916 #if      (RTE_SDIO_CK_PORT_ID == 0)
1917   #define RTE_SDIO_CK_PORT              GPIOC
1918   #define RTE_SDIO_CK_PIN               GPIO_PIN_12
1919 #elif    (RTE_SDIO_CK_PORT_ID == 1)
1920   #define RTE_SDIO_CK_PORT              GPIOB
1921   #define RTE_SDIO_CK_PIN               GPIO_PIN_15
1922 #else
1923   #error "Invalid SD_CLK Pin Configuration!"
1924 #endif
1925 //     <o> SDIO_CMD Pin <0=>PD2 <1=>PA6
1926 #define   RTE_SDIO_CMD_PORT_ID          0
1927 #if      (RTE_SDIO_CMD_PORT_ID == 0)
1928   #define RTE_SDIO_CMD_PORT             GPIOD
1929   #define RTE_SDIO_CMD_PIN              GPIO_PIN_2
1930 #elif    (RTE_SDIO_CMD_PORT_ID == 1)
1931   #define RTE_SDIO_CMD_PORT             GPIOA
1932   #define RTE_SDIO_CMD_PIN              GPIO_PIN_6
1933 #else
1934   #error "Invalid SD_CMD Pin Configuration!"
1935 #endif
1936 //     <o> SDIO_D0 Pin <0=>PC8 <1=>PB4 <2=>PB6
1937 #define   RTE_SDIO_D0_PORT_ID           0
1938 #if      (RTE_SDIO_D0_PORT_ID == 0)
1939   #define RTE_SDIO_D0_PORT              GPIOC
1940   #define RTE_SDIO_D0_PIN               GPIO_PIN_8
1941 #elif    (RTE_SDIO_D0_PORT_ID == 1)
1942   #define RTE_SDIO_D0_PORT              GPIOB
1943   #define RTE_SDIO_D0_PIN               GPIO_PIN_4
1944 #elif    (RTE_SDIO_D0_PORT_ID == 2)
1945   #define RTE_SDIO_D0_PORT              GPIOB
1946   #define RTE_SDIO_D0_PIN               GPIO_PIN_6
1947 #else
1948   #error "Invalid SD_DAT0 Pin Configuration!"
1949 #endif
1950 //     <e> SDIO_D[1 .. 3]
1951 #define   RTE_SDIO_BUS_WIDTH_4          1
1952 //       <o> SDIO_D1 Pin <0=>PC9 <1=>PA8
1953 #define   RTE_SDIO_D1_PORT_ID           0
1954 #if      (RTE_SDIO_D1_PORT_ID == 0)
1955   #define RTE_SDIO_D1_PORT              GPIOC
1956   #define RTE_SDIO_D1_PIN               GPIO_PIN_9
1957 #elif    (RTE_SDIO_D1_PORT_ID == 1)
1958   #define RTE_SDIO_D1_PORT              GPIOA
1959   #define RTE_SDIO_D1_PIN               GPIO_PIN_8
1960 #else
1961   #error "Invalid SD_DAT1 Pin Configuration!"
1962 #endif
1963 //       <o> SDIO_D2 Pin <0=>PC10 <1=>PA9
1964 #define   RTE_SDIO_D2_PORT_ID           0
1965 #if      (RTE_SDIO_D2_PORT_ID == 0)
1966   #define RTE_SDIO_D2_PORT              GPIOC
1967   #define RTE_SDIO_D2_PIN               GPIO_PIN_10
1968 #elif    (RTE_SDIO_D2_PORT_ID == 1)
1969   #define RTE_SDIO_D2_PORT              GPIOA
1970   #define RTE_SDIO_D2_PIN               GPIO_PIN_9
1971 #else
1972   #error "Invalid SD_DAT2 Pin Configuration!"
1973 #endif
1974 //       <o> SDIO_D3 Pin <0=>PC11 <1=>PB5
1975 #define   RTE_SDIO_D3_PORT_ID           0
1976 #if      (RTE_SDIO_D3_PORT_ID == 0)
1977   #define RTE_SDIO_D3_PORT              GPIOC
1978   #define RTE_SDIO_D3_PIN               GPIO_PIN_11
1979 #elif    (RTE_SDIO_D3_PORT_ID == 1)
1980   #define RTE_SDIO_D3_PORT              GPIOB
1981   #define RTE_SDIO_D3_PIN               GPIO_PIN_5
1982 #else
1983   #error "Invalid SD_DAT3 Pin Configuration!"
1984 #endif
1985 //     </e> SDIO_D[1 .. 3]
1986 //     <e> SDIO_D[4 .. 7]
1987 #define   RTE_SDIO_BUS_WIDTH_8          0
1988 //       <o> SDIO_D4 Pin <0=>PB8
1989 #define   RTE_SDIO_D4_PORT_ID           0
1990 #if      (RTE_SDIO_D4_PORT_ID == 0)
1991   #define RTE_SDIO_D4_PORT              GPIOB
1992   #define RTE_SDIO_D4_PIN               GPIO_PIN_8
1993 #else
1994   #error "Invalid SD_DAT4 Pin Configuration!"
1995 #endif
1996 //       <o> SDIO_D5 Pin <0=>PB9
1997 #define   RTE_SDIO_D5_PORT_ID           0
1998 #if      (RTE_SDIO_D5_PORT_ID == 0)
1999   #define RTE_SDIO_D5_PORT              GPIOB
2000   #define RTE_SDIO_D5_PIN               GPIO_PIN_9
2001 #else
2002   #error "Invalid SD_DAT5 Pin Configuration!"
2003 #endif
2004 //       <o> SDIO_D6 Pin <0=>PC6 <1=>PB14
2005 #define   RTE_SDIO_D6_PORT_ID           0
2006 #if      (RTE_SDIO_D6_PORT_ID == 0)
2007   #define RTE_SDIO_D6_PORT              GPIOC
2008   #define RTE_SDIO_D6_PIN               GPIO_PIN_6
2009 #elif    (RTE_SDIO_D6_PORT_ID == 1)
2010   #define RTE_SDIO_D6_PORT              GPIOB
2011   #define RTE_SDIO_D6_PIN               GPIO_PIN_14
2012 #else
2013   #error "Invalid SD_DAT6 Pin Configuration!"
2014 #endif
2015 //       <o> SDIO_D7 Pin <0=>PC7 <1=>PB10
2016 #define   RTE_SDIO_D7_PORT_ID           0
2017 #if      (RTE_SDIO_D7_PORT_ID == 0)
2018   #define RTE_SDIO_D7_PORT              GPIOC
2019   #define RTE_SDIO_D7_PIN               GPIO_PIN_7
2020 #elif    (RTE_SDIO_D7_PORT_ID == 1)
2021   #define RTE_SDIO_D7_PORT              GPIOB
2022   #define RTE_SDIO_D7_PIN               GPIO_PIN_10
2023 #else
2024   #error "Invalid SD_DAT7 Pin Configuration!"
2025 #endif
2026 //     </e> SDIO_D[4 .. 7]
2027 //   </h> SDIO Peripheral Bus
2028
2029 //   <e> Card Detect Pin
2030 //   <i> Configure Pin if exists
2031 //   <i> GPIO Pxy (x = A..H, y = 0..15) or (x = I, y = 0..11)
2032 //     <o1> Active State <0=>Low <1=>High
2033 //     <i>  Selects Active State Logical Level
2034 //     <o2> Port <0=>GPIOA <1=>GPIOB <2=>GPIOC <3=>GPIOD
2035 //               <4=>GPIOE <5=>GPIOF <6=>GPIOG <7=>GPIOH <8=>GPIOI
2036 //     <i>  Selects Port Name
2037 //     <o3> Bit <0-15>
2038 //     <i>  Selects Port Bit
2039 //   </e>
2040 #define RTE_SDIO_CD_PIN_EN              1
2041 #define RTE_SDIO_CD_ACTIVE              0
2042 #define RTE_SDIO_CD_PORT                GPIO_PORT(7)
2043 #define RTE_SDIO_CD_PIN                 15
2044
2045 //   <e> Write Protect Pin
2046 //   <i> Configure Pin if exists
2047 //   <i> GPIO Pxy (x = A..H, y = 0..15) or (x = I, y = 0..11)
2048 //     <o1> Active State <0=>Low <1=>High
2049 //     <i>  Selects Active State Logical Level
2050 //     <o2> Port <0=>GPIOA <1=>GPIOB <2=>GPIOC <3=>GPIOD
2051 //               <4=>GPIOE <5=>GPIOF <6=>GPIOG <7=>GPIOH <8=>GPIOI
2052 //     <i>  Selects Port Name
2053 //     <o3> Bit <0-15>
2054 //     <i>  Selects Port Bit
2055 //   </e>
2056 #define RTE_SDIO_WP_EN                  0
2057 #define RTE_SDIO_WP_ACTIVE              1
2058 #define RTE_SDIO_WP_PORT                GPIO_PORT(7)
2059 #define RTE_SDIO_WP_PIN                 10
2060
2061 //   <e> DMA Rx
2062 //     <o1> Number <2=>2
2063 //     <i>  Selects DMA Number (only DMA2 can be used)
2064 //     <o2> Stream <3=>3 <6=>6
2065 //     <i>  Selects DMA Stream (only Stream 3 or 6 can be used)
2066 //     <o3> Channel <4=>4
2067 //     <i>  Selects DMA Channel (only Channel 4 can be used)
2068 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
2069 //     <i>  Selects DMA Priority
2070 //   </e>
2071 #define RTE_SDIO_RX_DMA                 1
2072 #define RTE_SDIO_RX_DMA_NUMBER          2
2073 #define RTE_SDIO_RX_DMA_STREAM          3
2074 #define RTE_SDIO_RX_DMA_CHANNEL         4
2075 #define RTE_SDIO_RX_DMA_PRIORITY        0
2076
2077 //   <e> DMA Tx
2078 //     <o1> Number <2=>2
2079 //     <i>  Selects DMA Number (only DMA2 can be used)
2080 //     <o2> Stream <3=>3 <6=>6
2081 //     <i>  Selects DMA Stream (only Stream 3 or 6 can be used)
2082 //     <o3> Channel <4=>4
2083 //     <i>  Selects DMA Channel (only Channel 1 can be used)
2084 //     <o4> Priority <0=>Low <1=>Medium <2=>High <3=>Very High
2085 //     <i>  Selects DMA Priority
2086 //   </e>
2087 #define RTE_SDIO_TX_DMA                 1
2088 #define RTE_SDIO_TX_DMA_NUMBER          2
2089 #define RTE_SDIO_TX_DMA_STREAM          6
2090 #define RTE_SDIO_TX_DMA_CHANNEL         4
2091 #define RTE_SDIO_TX_DMA_PRIORITY        0
2092
2093 // </e>
2094
2095
2096 // <e> CAN1 (Controller Area Network 1) [Driver_CAN1]
2097 // <i> Configuration settings for Driver_CAN1 in component ::CMSIS Driver:CAN
2098 #define RTE_CAN1                        0
2099
2100 //   <o> CAN1_RX Pin <0=>PA11 <1=>PB8 <2=>PD0 <3=>PI9 <4=>PG0
2101 #define RTE_CAN1_RX_PORT_ID             0
2102 #if    (RTE_CAN1_RX_PORT_ID == 0)
2103 #define RTE_CAN1_RX_PORT                GPIOA
2104 #define RTE_CAN1_RX_BIT                 GPIO_PIN_11
2105 #elif  (RTE_CAN1_RX_PORT_ID == 1)
2106 #define RTE_CAN1_RX_PORT                GPIOB
2107 #define RTE_CAN1_RX_BIT                 GPIO_PIN_8
2108 #elif  (RTE_CAN1_RX_PORT_ID == 2)
2109 #define RTE_CAN1_RX_PORT                GPIOD
2110 #define RTE_CAN1_RX_BIT                 GPIO_PIN_0
2111 #elif  (RTE_CAN1_RX_PORT_ID == 3)
2112 #define RTE_CAN1_RX_PORT                GPIOI
2113 #define RTE_CAN1_RX_BIT                 GPIO_PIN_9
2114 #elif  (RTE_CAN1_RX_PORT_ID == 4)
2115 #define RTE_CAN1_RX_PORT                GPIOG
2116 #define RTE_CAN1_RX_BIT                 GPIO_PIN_0
2117 #else
2118 #error "Invalid CAN1_RX Pin Configuration!"
2119 #endif
2120
2121 //   <o> CAN1_TX Pin <0=>PA12 <1=>PB9 <2=>PD1 <3=>PH13 <4=>PG1
2122 #define RTE_CAN1_TX_PORT_ID             0
2123 #if    (RTE_CAN1_TX_PORT_ID == 0)
2124 #define RTE_CAN1_TX_PORT                GPIOA
2125 #define RTE_CAN1_TX_BIT                 GPIO_PIN_12
2126 #elif  (RTE_CAN1_TX_PORT_ID == 1)
2127 #define RTE_CAN1_TX_PORT                GPIOB
2128 #define RTE_CAN1_TX_BIT                 GPIO_PIN_9
2129 #elif  (RTE_CAN1_TX_PORT_ID == 2)
2130 #define RTE_CAN1_TX_PORT                GPIOD
2131 #define RTE_CAN1_TX_BIT                 GPIO_PIN_1
2132 #elif  (RTE_CAN1_TX_PORT_ID == 3)
2133 #define RTE_CAN1_TX_PORT                GPIOH
2134 #define RTE_CAN1_TX_BIT                 GPIO_PIN_13
2135 #elif  (RTE_CAN1_TX_PORT_ID == 4)
2136 #define RTE_CAN1_TX_PORT                GPIOG
2137 #define RTE_CAN1_TX_BIT                 GPIO_PIN_1
2138 #else
2139 #error "Invalid CAN1_TX Pin Configuration!"
2140 #endif
2141
2142 // </e>
2143
2144
2145 // <e> CAN2 (Controller Area Network 2) [Driver_CAN2]
2146 // <i> Configuration settings for Driver_CAN2 in component ::CMSIS Driver:CAN
2147 #define RTE_CAN2                        0
2148
2149 //   <o> CAN2_RX Pin <0=>PB5 <1=>PB12 <2=>PG11
2150 #define RTE_CAN2_RX_PORT_ID             0
2151 #if    (RTE_CAN2_RX_PORT_ID == 0)
2152 #define RTE_CAN2_RX_PORT                GPIOB
2153 #define RTE_CAN2_RX_BIT                 GPIO_PIN_5
2154 #elif  (RTE_CAN2_RX_PORT_ID == 1)
2155 #define RTE_CAN2_RX_PORT                GPIOB
2156 #define RTE_CAN2_RX_BIT                 GPIO_PIN_12
2157 #elif  (RTE_CAN2_RX_PORT_ID == 2)
2158 #define RTE_CAN2_RX_PORT                GPIOG
2159 #define RTE_CAN2_RX_BIT                 GPIO_PIN_11
2160 #else
2161 #error "Invalid CAN2_RX Pin Configuration!"
2162 #endif
2163
2164 //   <o> CAN2_TX Pin <0=>PB6 <1=>PB13 <2=>PG12
2165 #define RTE_CAN2_TX_PORT_ID             0
2166 #if    (RTE_CAN2_TX_PORT_ID == 0)
2167 #define RTE_CAN2_TX_PORT                GPIOB
2168 #define RTE_CAN2_TX_BIT                 GPIO_PIN_6
2169 #elif  (RTE_CAN2_TX_PORT_ID == 1)
2170 #define RTE_CAN2_TX_PORT                GPIOB
2171 #define RTE_CAN2_TX_BIT                 GPIO_PIN_13
2172 #elif  (RTE_CAN2_TX_PORT_ID == 2)
2173 #define RTE_CAN2_TX_PORT                GPIOG
2174 #define RTE_CAN2_TX_BIT                 GPIO_PIN_12
2175 #else
2176 #error "Invalid CAN2_TX Pin Configuration!"
2177 #endif
2178
2179 // </e>
2180
2181
2182 // <e> CAN3 (Controller Area Network 3) [Driver_CAN3]
2183 // <i> Configuration settings for Driver_CAN3 in component ::CMSIS Driver:CAN
2184 // <i> Available only on STM32F413xx and STM32F423xx device series
2185 #define RTE_CAN3                        0
2186
2187 //   <o> CAN3_RX Pin <0=>PA8 <1=>PB3
2188 #define RTE_CAN3_RX_PORT_ID             0
2189 #if    (RTE_CAN3_RX_PORT_ID == 0)
2190 #define RTE_CAN3_RX_PORT                GPIOA
2191 #define RTE_CAN3_RX_BIT                 GPIO_PIN_8
2192 #elif  (RTE_CAN3_RX_PORT_ID == 1)
2193 #define RTE_CAN3_RX_PORT                GPIOB
2194 #define RTE_CAN3_RX_BIT                 GPIO_PIN_3
2195 #else
2196 #error "Invalid CAN3_RX Pin Configuration!"
2197 #endif
2198
2199 //   <o> CAN3_TX Pin <0=>PA15 <1=>PB4
2200 #define RTE_CAN3_TX_PORT_ID             0
2201 #if    (RTE_CAN3_TX_PORT_ID == 0)
2202 #define RTE_CAN3_TX_PORT                GPIOA
2203 #define RTE_CAN3_TX_BIT                 GPIO_PIN_15
2204 #elif  (RTE_CAN3_TX_PORT_ID == 1)
2205 #define RTE_CAN3_TX_PORT                GPIOB
2206 #define RTE_CAN3_TX_BIT                 GPIO_PIN_4
2207 #else
2208 #error "Invalid CAN3_TX Pin Configuration!"
2209 #endif
2210
2211 // </e>
2212
2213
2214 // <e> ETH (Ethernet Interface) [Driver_ETH_MAC0]
2215 // <i> Configuration settings for Driver_ETH_MAC0 in component ::CMSIS Driver:Ethernet MAC
2216 #define RTE_ETH                         1
2217
2218 //   <e> MII (Media Independent Interface)
2219 #define RTE_ETH_MII                     0
2220
2221 //     <o> ETH_MII_TX_CLK Pin <0=>PC3
2222 #define RTE_ETH_MII_TX_CLK_PORT_ID      0
2223 #if    (RTE_ETH_MII_TX_CLK_PORT_ID == 0)
2224 #define RTE_ETH_MII_TX_CLK_PORT         GPIOC
2225 #define RTE_ETH_MII_TX_CLK_PIN          3
2226 #else
2227 #error "Invalid ETH_MII_TX_CLK Pin Configuration!"
2228 #endif
2229 //     <o> ETH_MII_TXD0 Pin <0=>PB12 <1=>PG13
2230 #define RTE_ETH_MII_TXD0_PORT_ID        0
2231 #if    (RTE_ETH_MII_TXD0_PORT_ID == 0)
2232 #define RTE_ETH_MII_TXD0_PORT           GPIOB
2233 #define RTE_ETH_MII_TXD0_PIN            12
2234 #elif  (RTE_ETH_MII_TXD0_PORT_ID == 1)
2235 #define RTE_ETH_MII_TXD0_PORT           GPIOG
2236 #define RTE_ETH_MII_TXD0_PIN            13
2237 #else
2238 #error "Invalid ETH_MII_TXD0 Pin Configuration!"
2239 #endif
2240 //     <o> ETH_MII_TXD1 Pin <0=>PB13 <1=>PG14
2241 #define RTE_ETH_MII_TXD1_PORT_ID        0
2242 #if    (RTE_ETH_MII_TXD1_PORT_ID == 0)
2243 #define RTE_ETH_MII_TXD1_PORT           GPIOB
2244 #define RTE_ETH_MII_TXD1_PIN            13
2245 #elif  (RTE_ETH_MII_TXD1_PORT_ID == 1)
2246 #define RTE_ETH_MII_TXD1_PORT           GPIOG
2247 #define RTE_ETH_MII_TXD1_PIN            14
2248 #else
2249 #error "Invalid ETH_MII_TXD1 Pin Configuration!"
2250 #endif
2251 //     <o> ETH_MII_TXD2 Pin <0=>PC2
2252 #define RTE_ETH_MII_TXD2_PORT_ID        0
2253 #if    (RTE_ETH_MII_TXD2_PORT_ID == 0)
2254 #define RTE_ETH_MII_TXD2_PORT           GPIOC
2255 #define RTE_ETH_MII_TXD2_PIN            2
2256 #else
2257 #error "Invalid ETH_MII_TXD2 Pin Configuration!"
2258 #endif
2259 //     <o> ETH_MII_TXD3 Pin <0=>PB8 <1=>PE2
2260 #define RTE_ETH_MII_TXD3_PORT_ID        0
2261 #if    (RTE_ETH_MII_TXD3_PORT_ID == 0)
2262 #define RTE_ETH_MII_TXD3_PORT           GPIOB
2263 #define RTE_ETH_MII_TXD3_PIN            8
2264 #elif  (RTE_ETH_MII_TXD3_PORT_ID == 1)
2265 #define RTE_ETH_MII_TXD3_PORT           GPIOE
2266 #define RTE_ETH_MII_TXD3_PIN            2
2267 #else
2268 #error "Invalid ETH_MII_TXD3 Pin Configuration!"
2269 #endif
2270 //     <o> ETH_MII_TX_EN Pin <0=>PB11 <1=>PG11
2271 #define RTE_ETH_MII_TX_EN_PORT_ID       0
2272 #if    (RTE_ETH_MII_TX_EN_PORT_ID == 0)
2273 #define RTE_ETH_MII_TX_EN_PORT          GPIOB
2274 #define RTE_ETH_MII_TX_EN_PIN           11
2275 #elif  (RTE_ETH_MII_TX_EN_PORT_ID == 1)
2276 #define RTE_ETH_MII_TX_EN_PORT          GPIOG
2277 #define RTE_ETH_MII_TX_EN_PIN           11
2278 #else
2279 #error "Invalid ETH_MII_TX_EN Pin Configuration!"
2280 #endif
2281 //     <o> ETH_MII_RX_CLK Pin <0=>PA1
2282 #define RTE_ETH_MII_RX_CLK_PORT_ID        0
2283 #if    (RTE_ETH_MII_RX_CLK_PORT_ID == 0)
2284 #define RTE_ETH_MII_RX_CLK_PORT         GPIOA
2285 #define RTE_ETH_MII_RX_CLK_PIN          1
2286 #else
2287 #error "Invalid ETH_MII_RX_CLK Pin Configuration!"
2288 #endif
2289 //     <o> ETH_MII_RXD0 Pin <0=>PC4
2290 #define RTE_ETH_MII_RXD0_PORT_ID        0
2291 #if    (RTE_ETH_MII_RXD0_PORT_ID == 0)
2292 #define RTE_ETH_MII_RXD0_PORT           GPIOC
2293 #define RTE_ETH_MII_RXD0_PIN            4
2294 #else
2295 #error "Invalid ETH_MII_RXD0 Pin Configuration!"
2296 #endif
2297 //     <o> ETH_MII_RXD1 Pin <0=>PC5
2298 #define RTE_ETH_MII_RXD1_PORT_ID        0
2299 #if    (RTE_ETH_MII_RXD1_PORT_ID == 0)
2300 #define RTE_ETH_MII_RXD1_PORT           GPIOC
2301 #define RTE_ETH_MII_RXD1_PIN            5
2302 #else
2303 #error "Invalid ETH_MII_RXD1 Pin Configuration!"
2304 #endif
2305 //     <o> ETH_MII_RXD2 Pin <0=>PB0 <1=>PH6
2306 #define RTE_ETH_MII_RXD2_PORT_ID        0
2307 #if    (RTE_ETH_MII_RXD2_PORT_ID == 0)
2308 #define RTE_ETH_MII_RXD2_PORT           GPIOB
2309 #define RTE_ETH_MII_RXD2_PIN            0
2310 #elif  (RTE_ETH_MII_RXD2_PORT_ID == 1)
2311 #define RTE_ETH_MII_RXD2_PORT           GPIOH
2312 #define RTE_ETH_MII_RXD2_PIN            6
2313 #else
2314 #error "Invalid ETH_MII_RXD2 Pin Configuration!"
2315 #endif
2316 //     <o> ETH_MII_RXD3 Pin <0=>PB1 <1=>PH7
2317 #define RTE_ETH_MII_RXD3_PORT_ID        0
2318 #if    (RTE_ETH_MII_RXD3_PORT_ID == 0)
2319 #define RTE_ETH_MII_RXD3_PORT           GPIOB
2320 #define RTE_ETH_MII_RXD3_PIN            1
2321 #elif  (RTE_ETH_MII_RXD3_PORT_ID == 1)
2322 #define RTE_ETH_MII_RXD3_PORT           GPIOH
2323 #define RTE_ETH_MII_RXD3_PIN            7
2324 #else
2325 #error "Invalid ETH_MII_RXD3 Pin Configuration!"
2326 #endif
2327 //     <o> ETH_MII_RX_DV Pin <0=>PA7
2328 #define RTE_ETH_MII_RX_DV_PORT_ID       0
2329 #if    (RTE_ETH_MII_RX_DV_PORT_ID == 0)
2330 #define RTE_ETH_MII_RX_DV_PORT          GPIOA
2331 #define RTE_ETH_MII_RX_DV_PIN           7
2332 #else
2333 #error "Invalid ETH_MII_RX_DV Pin Configuration!"
2334 #endif
2335 //     <o> ETH_MII_RX_ER Pin <0=>PB10 <1=>PI10
2336 #define RTE_ETH_MII_RX_ER_PORT_ID       0
2337 #if    (RTE_ETH_MII_RX_ER_PORT_ID == 0)
2338 #define RTE_ETH_MII_RX_ER_PORT          GPIOB
2339 #define RTE_ETH_MII_RX_ER_PIN           10
2340 #elif  (RTE_ETH_MII_RX_ER_PORT_ID == 1)
2341 #define RTE_ETH_MII_RX_ER_PORT          GPIOI
2342 #define RTE_ETH_MII_RX_ER_PIN           10
2343 #else
2344 #error "Invalid ETH_MII_RX_ER Pin Configuration!"
2345 #endif
2346 //     <o> ETH_MII_CRS Pin <0=>PA0 <1=>PH2
2347 #define RTE_ETH_MII_CRS_PORT_ID       0
2348 #if    (RTE_ETH_MII_CRS_PORT_ID == 0)
2349 #define RTE_ETH_MII_CRS_PORT            GPIOA
2350 #define RTE_ETH_MII_CRS_PIN             0
2351 #elif  (RTE_ETH_MII_CRS_PORT_ID == 1)
2352 #define RTE_ETH_MII_CRS_PORT            GPIOH
2353 #define RTE_ETH_MII_CRS_PIN             2
2354 #else
2355 #error "Invalid ETH_MII_CRS Pin Configuration!"
2356 #endif
2357 //     <o> ETH_MII_COL Pin <0=>PA3 <1=>PH3
2358 #define RTE_ETH_MII_COL_PORT_ID       0
2359 #if    (RTE_ETH_MII_COL_PORT_ID == 0)
2360 #define RTE_ETH_MII_COL_PORT            GPIOA
2361 #define RTE_ETH_MII_COL_PIN             3
2362 #elif  (RTE_ETH_MII_COL_PORT_ID == 1)
2363 #define RTE_ETH_MII_COL_PORT            GPIOH
2364 #define RTE_ETH_MII_COL_PIN             3
2365 #else
2366 #error "Invalid ETH_MII_COL Pin Configuration!"
2367 #endif
2368
2369 //   </e>
2370
2371 //   <e> RMII (Reduced Media Independent Interface)
2372 #define RTE_ETH_RMII                    1
2373
2374 //     <o> ETH_RMII_TXD0 Pin <0=>PB12 <1=>PG13
2375 #define RTE_ETH_RMII_TXD0_PORT_ID       1
2376 #if    (RTE_ETH_RMII_TXD0_PORT_ID == 0)
2377 #define RTE_ETH_RMII_TXD0_PORT          GPIOB
2378 #define RTE_ETH_RMII_TXD0_PIN           12
2379 #elif  (RTE_ETH_RMII_TXD0_PORT_ID == 1)
2380 #define RTE_ETH_RMII_TXD0_PORT          GPIOG
2381 #define RTE_ETH_RMII_TXD0_PIN           13
2382 #else
2383 #error "Invalid ETH_RMII_TXD0 Pin Configuration!"
2384 #endif
2385 //     <o> ETH_RMII_TXD1 Pin <0=>PB13 <1=>PG14
2386 #define RTE_ETH_RMII_TXD1_PORT_ID       1
2387 #if    (RTE_ETH_RMII_TXD1_PORT_ID == 0)
2388 #define RTE_ETH_RMII_TXD1_PORT          GPIOB
2389 #define RTE_ETH_RMII_TXD1_PIN           13
2390 #elif  (RTE_ETH_RMII_TXD1_PORT_ID == 1)
2391 #define RTE_ETH_RMII_TXD1_PORT          GPIOG
2392 #define RTE_ETH_RMII_TXD1_PIN           14
2393 #else
2394 #error "Invalid ETH_RMII_TXD1 Pin Configuration!"
2395 #endif
2396 //     <o> ETH_RMII_TX_EN Pin <0=>PB11 <1=>PG11
2397 #define RTE_ETH_RMII_TX_EN_PORT_ID      1
2398 #if    (RTE_ETH_RMII_TX_EN_PORT_ID == 0)
2399 #define RTE_ETH_RMII_TX_EN_PORT         GPIOB
2400 #define RTE_ETH_RMII_TX_EN_PIN          11
2401 #elif  (RTE_ETH_RMII_TX_EN_PORT_ID == 1)
2402 #define RTE_ETH_RMII_TX_EN_PORT         GPIOG
2403 #define RTE_ETH_RMII_TX_EN_PIN          11
2404 #else
2405 #error "Invalid ETH_RMII_TX_EN Pin Configuration!"
2406 #endif
2407 //     <o> ETH_RMII_RXD0 Pin <0=>PC4
2408 #define RTE_ETH_RMII_RXD0_PORT_ID       0
2409 #if    (RTE_ETH_RMII_RXD0_PORT_ID == 0)
2410 #define RTE_ETH_RMII_RXD0_PORT          GPIOC
2411 #define RTE_ETH_RMII_RXD0_PIN           4
2412 #else
2413 #error "Invalid ETH_RMII_RXD0 Pin Configuration!"
2414 #endif
2415 //     <o> ETH_RMII_RXD1 Pin <0=>PC5
2416 #define RTE_ETH_RMII_RXD1_PORT_ID       0
2417 #if    (RTE_ETH_RMII_RXD1_PORT_ID == 0)
2418 #define RTE_ETH_RMII_RXD1_PORT          GPIOC
2419 #define RTE_ETH_RMII_RXD1_PIN           5
2420 #else
2421 #error "Invalid ETH_RMII_RXD1 Pin Configuration!"
2422 #endif
2423 //     <o> ETH_RMII_REF_CLK Pin <0=>PA1
2424 #define RTE_ETH_RMII_REF_CLK_PORT_ID    0
2425 #if    (RTE_ETH_RMII_REF_CLK_PORT_ID == 0)
2426 #define RTE_ETH_RMII_REF_CLK_PORT       GPIOA
2427 #define RTE_ETH_RMII_REF_CLK_PIN        1
2428 #else
2429 #error "Invalid ETH_RMII_REF_CLK Pin Configuration!"
2430 #endif
2431 //     <o> ETH_RMII_CRS_DV Pin <0=>PA7
2432 #define RTE_ETH_RMII_CRS_DV_PORT_ID     0
2433 #if    (RTE_ETH_RMII_CRS_DV_PORT_ID == 0)
2434 #define RTE_ETH_RMII_CRS_DV_PORT        GPIOA
2435 #define RTE_ETH_RMII_CRS_DV_PIN         7
2436 #else
2437 #error "Invalid ETH_RMII_CRS_DV Pin Configuration!"
2438 #endif
2439
2440 //   </e>
2441
2442 //   <h> Management Data Interface
2443 //     <o> ETH_MDC Pin <0=>PC1
2444 #define RTE_ETH_MDI_MDC_PORT_ID         0
2445 #if    (RTE_ETH_MDI_MDC_PORT_ID == 0)
2446 #define RTE_ETH_MDI_MDC_PORT            GPIOC
2447 #define RTE_ETH_MDI_MDC_PIN             1
2448 #else
2449 #error "Invalid ETH_MDC Pin Configuration!"
2450 #endif
2451 //     <o> ETH_MDIO Pin <0=>PA2
2452 #define RTE_ETH_MDI_MDIO_PORT_ID        0
2453 #if    (RTE_ETH_MDI_MDIO_PORT_ID == 0)
2454 #define RTE_ETH_MDI_MDIO_PORT           GPIOA
2455 #define RTE_ETH_MDI_MDIO_PIN            2
2456 #else
2457 #error "Invalid ETH_MDIO Pin Configuration!"
2458 #endif
2459 //   </h>
2460
2461 // </e>
2462
2463
2464 // <e> USB OTG Full-speed
2465 #define RTE_USB_OTG_FS                  0
2466
2467 //   <e> Device [Driver_USBD0]
2468 //   <i> Configuration settings for Driver_USBD0 in component ::CMSIS Driver:USB Device
2469
2470 #define RTE_USB_OTG_FS_DEVICE           1
2471
2472 //     <o0.0> VBUS Sensing Pin
2473 //     <i> Enable or disable VBUS sensing
2474 #define RTE_OTG_FS_VBUS_SENSING_PIN     1
2475 //   </e>
2476
2477 //   <e> Host [Driver_USBH0]
2478 //   <i> Configuration settings for Driver_USBH0 in component ::CMSIS Driver:USB Host
2479
2480 #define RTE_USB_OTG_FS_HOST             0
2481
2482 //     <e> VBUS Power On/Off Pin
2483 //     <i> Configure Pin for driving VBUS
2484 //     <i> GPIO Pxy (x = A..H, y = 0..15) or (x = I, y = 0..11)
2485 //       <o1> Active State <0=>Low <1=>High
2486 //       <i>  Selects Active State Logical Level
2487 //       <o2> Port <0=>GPIOA <1=>GPIOB <2=>GPIOC <3=>GPIOD
2488 //                 <4=>GPIOE <5=>GPIOF <6=>GPIOG <7=>GPIOH <8=>GPIOI
2489 //       <i>  Selects Port Name
2490 //       <o3> Bit <0-15>
2491 //       <i>  Selects Port Bit
2492 //     </e>
2493 #define RTE_OTG_FS_VBUS_PIN             1
2494 #define RTE_OTG_FS_VBUS_ACTIVE          0
2495 #define RTE_OTG_FS_VBUS_PORT            GPIO_PORT(7)
2496 #define RTE_OTG_FS_VBUS_BIT             5
2497
2498 //     <e> Overcurrent Detection Pin
2499 //     <i> Configure Pin for overcurrent detection
2500 //     <i> GPIO Pxy (x = A..H, y = 0..15) or (x = I, y = 0..11)
2501 //       <o1> Active State <0=>Low <1=>High
2502 //       <i>  Selects Active State Logical Level
2503 //       <o2> Port <0=>GPIOA <1=>GPIOB <2=>GPIOC <3=>GPIOD
2504 //                 <4=>GPIOE <5=>GPIOF <6=>GPIOG <7=>GPIOH <8=>GPIOI
2505 //       <i>  Selects Port Name
2506 //       <o3> Bit <0-15>
2507 //       <i>  Selects Port Bit
2508 //     </e>
2509 #define RTE_OTG_FS_OC_PIN               1
2510 #define RTE_OTG_FS_OC_ACTIVE            0
2511 #define RTE_OTG_FS_OC_PORT              GPIO_PORT(5)
2512 #define RTE_OTG_FS_OC_BIT               11
2513 //   </e>
2514
2515 // </e>
2516
2517
2518 // <e> USB OTG High-speed
2519 #define RTE_USB_OTG_HS                  0
2520
2521 //   <h> PHY (Physical Layer)
2522
2523 //     <o> PHY Interface
2524 //       <0=>On-chip full-speed PHY
2525 //       <1=>External ULPI high-speed PHY
2526 #define RTE_USB_OTG_HS_PHY              1
2527
2528 //     <h> External ULPI Pins (UTMI+ Low Pin Interface)
2529
2530 //       <o> OTG_HS_ULPI_CK Pin <0=>PA5
2531 #define RTE_USB_OTG_HS_ULPI_CK_PORT_ID  0
2532 #if    (RTE_USB_OTG_HS_ULPI_CK_PORT_ID == 0)
2533 #define RTE_USB_OTG_HS_ULPI_CK_PORT     GPIOA
2534 #define RTE_USB_OTG_HS_ULPI_CK_PIN      5
2535 #else
2536 #error "Invalid OTG_HS_ULPI_CK Pin Configuration!"
2537 #endif
2538 //       <o> OTG_HS_ULPI_DIR Pin <0=>PI11 <1=>PC2
2539 #define RTE_USB_OTG_HS_ULPI_DIR_PORT_ID 0
2540 #if    (RTE_USB_OTG_HS_ULPI_DIR_PORT_ID == 0)
2541 #define RTE_USB_OTG_HS_ULPI_DIR_PORT    GPIOI
2542 #define RTE_USB_OTG_HS_ULPI_DIR_PIN     11
2543 #elif  (RTE_USB_OTG_HS_ULPI_DIR_PORT_ID == 1)
2544 #define RTE_USB_OTG_HS_ULPI_DIR_PORT    GPIOC
2545 #define RTE_USB_OTG_HS_ULPI_DIR_PIN     2
2546 #else
2547 #error "Invalid OTG_HS_ULPI_DIR Pin Configuration!"
2548 #endif
2549 //       <o> OTG_HS_ULPI_STP Pin <0=>PC0
2550 #define RTE_USB_OTG_HS_ULPI_STP_PORT_ID 0
2551 #if    (RTE_USB_OTG_HS_ULPI_STP_PORT_ID == 0)
2552 #define RTE_USB_OTG_HS_ULPI_STP_PORT    GPIOC
2553 #define RTE_USB_OTG_HS_ULPI_STP_PIN     0
2554 #else
2555 #error "Invalid OTG_HS_ULPI_STP Pin Configuration!"
2556 #endif
2557 //       <o> OTG_HS_ULPI_NXT Pin <0=>PC3 <1=>PH4
2558 #define RTE_USB_OTG_HS_ULPI_NXT_PORT_ID 1
2559 #if    (RTE_USB_OTG_HS_ULPI_NXT_PORT_ID == 0)
2560 #define RTE_USB_OTG_HS_ULPI_NXT_PORT    GPIOC
2561 #define RTE_USB_OTG_HS_ULPI_NXT_PIN     3
2562 #elif  (RTE_USB_OTG_HS_ULPI_NXT_PORT_ID == 1)
2563 #define RTE_USB_OTG_HS_ULPI_NXT_PORT    GPIOH
2564 #define RTE_USB_OTG_HS_ULPI_NXT_PIN     4
2565 #else
2566 #error "Invalid OTG_HS_ULPI_NXT Pin Configuration!"
2567 #endif
2568 //       <o> OTG_HS_ULPI_D0 Pin <0=>PA3
2569 #define RTE_USB_OTG_HS_ULPI_D0_PORT_ID  0
2570 #if    (RTE_USB_OTG_HS_ULPI_D0_PORT_ID == 0)
2571 #define RTE_USB_OTG_HS_ULPI_D0_PORT     GPIOA
2572 #define RTE_USB_OTG_HS_ULPI_D0_PIN      3
2573 #else
2574 #error "Invalid OTG_HS_ULPI_D0 Pin Configuration!"
2575 #endif
2576 //       <o> OTG_HS_ULPI_D1 Pin <0=>PB0
2577 #define RTE_USB_OTG_HS_ULPI_D1_PORT_ID  0
2578 #if    (RTE_USB_OTG_HS_ULPI_D1_PORT_ID == 0)
2579 #define RTE_USB_OTG_HS_ULPI_D1_PORT     GPIOB
2580 #define RTE_USB_OTG_HS_ULPI_D1_PIN      0
2581 #else
2582 #error "Invalid OTG_HS_ULPI_D1 Pin Configuration!"
2583 #endif
2584 //       <o> OTG_HS_ULPI_D2 Pin <0=>PB1
2585 #define RTE_USB_OTG_HS_ULPI_D2_PORT_ID  0
2586 #if    (RTE_USB_OTG_HS_ULPI_D2_PORT_ID == 0)
2587 #define RTE_USB_OTG_HS_ULPI_D2_PORT     GPIOB
2588 #define RTE_USB_OTG_HS_ULPI_D2_PIN      1
2589 #else
2590 #error "Invalid OTG_HS_ULPI_D2 Pin Configuration!"
2591 #endif
2592 //       <o> OTG_HS_ULPI_D3 Pin <0=>PB10
2593 #define RTE_USB_OTG_HS_ULPI_D3_PORT_ID  0
2594 #if    (RTE_USB_OTG_HS_ULPI_D3_PORT_ID == 0)
2595 #define RTE_USB_OTG_HS_ULPI_D3_PORT     GPIOB
2596 #define RTE_USB_OTG_HS_ULPI_D3_PIN      10
2597 #else
2598 #error "Invalid OTG_HS_ULPI_D3 Pin Configuration!"
2599 #endif
2600 //       <o> OTG_HS_ULPI_D4 Pin <0=>PB11
2601 #define RTE_USB_OTG_HS_ULPI_D4_PORT_ID  0
2602 #if    (RTE_USB_OTG_HS_ULPI_D4_PORT_ID == 0)
2603 #define RTE_USB_OTG_HS_ULPI_D4_PORT     GPIOB
2604 #define RTE_USB_OTG_HS_ULPI_D4_PIN      11
2605 #else
2606 #error "Invalid OTG_HS_ULPI_D4 Pin Configuration!"
2607 #endif
2608 //       <o> OTG_HS_ULPI_D5 Pin <0=>PB12
2609 #define RTE_USB_OTG_HS_ULPI_D5_PORT_ID  0
2610 #if    (RTE_USB_OTG_HS_ULPI_D5_PORT_ID == 0)
2611 #define RTE_USB_OTG_HS_ULPI_D5_PORT     GPIOB
2612 #define RTE_USB_OTG_HS_ULPI_D5_PIN      12
2613 #else
2614 #error "Invalid OTG_HS_ULPI_D5 Pin Configuration!"
2615 #endif
2616 //       <o> OTG_HS_ULPI_D6 Pin <0=>PB13
2617 #define RTE_USB_OTG_HS_ULPI_D6_PORT_ID  0
2618 #if    (RTE_USB_OTG_HS_ULPI_D6_PORT_ID == 0)
2619 #define RTE_USB_OTG_HS_ULPI_D6_PORT     GPIOB
2620 #define RTE_USB_OTG_HS_ULPI_D6_PIN      13
2621 #else
2622 #error "Invalid OTG_HS_ULPI_D6 Pin Configuration!"
2623 #endif
2624 //       <o> OTG_HS_ULPI_D7 Pin <0=>PB5
2625 #define RTE_USB_OTG_HS_ULPI_D7_PORT_ID  0
2626 #if    (RTE_USB_OTG_HS_ULPI_D7_PORT_ID == 0)
2627 #define RTE_USB_OTG_HS_ULPI_D7_PORT     GPIOB
2628 #define RTE_USB_OTG_HS_ULPI_D7_PIN      5
2629 #else
2630 #error "Invalid OTG_HS_ULPI_D7 Pin Configuration!"
2631 #endif
2632
2633 //     </h>
2634
2635 //   </h>
2636
2637 //   <e> Device [Driver_USBD1]
2638 //   <i> Configuration settings for Driver_USBD1 in component ::CMSIS Driver:USB Device
2639
2640 #define RTE_USB_OTG_HS_DEVICE           0
2641
2642 //     <o0.0> VBUS Sensing Pin
2643 //     <i> Enable or disable VBUS sensing
2644 //     <i> Relevant only if PHY Interface On-chip full-speed PHY is selected
2645 #define RTE_OTG_HS_VBUS_SENSING_PIN     0
2646 //   </e>
2647
2648 //   <e> Host [Driver_USBH1]
2649 //   <i> Configuration settings for Driver_USBH1 in component ::CMSIS Driver:USB Host
2650 #define RTE_USB_OTG_HS_HOST             0
2651
2652 //     <e> VBUS Power On/Off Pin
2653 //     <i> Configure Pin for driving VBUS
2654 //     <i> GPIO Pxy (x = A..H, y = 0..15) or (x = I, y = 0..11)
2655 //       <o1> Active State <0=>Low <1=>High
2656 //       <i>  Selects Active State Logical Level
2657 //       <o2> Port <0=>GPIOA <1=>GPIOB <2=>GPIOC <3=>GPIOD
2658 //                 <4=>GPIOE <5=>GPIOF <6=>GPIOG <7=>GPIOH <8=>GPIOI
2659 //       <i>  Selects Port Name
2660 //       <o3> Bit <0-15>
2661 //       <i>  Selects Port Bit
2662 //     </e>
2663 #define RTE_OTG_HS_VBUS_PIN             1
2664 #define RTE_OTG_HS_VBUS_ACTIVE          0
2665 #define RTE_OTG_HS_VBUS_PORT            GPIO_PORT(2)
2666 #define RTE_OTG_HS_VBUS_BIT             2
2667
2668 //     <e> Overcurrent Detection Pin
2669 //     <i> Configure Pin for overcurrent detection
2670 //     <i> GPIO Pxy (x = A..H, y = 0..15) or (x = I, y = 0..11)
2671 //       <o1> Active State <0=>Low <1=>High
2672 //       <i>  Selects Active State Logical Level
2673 //       <o2> Port <0=>GPIOA <1=>GPIOB <2=>GPIOC <3=>GPIOD
2674 //                 <4=>GPIOE <5=>GPIOF <6=>GPIOG <7=>GPIOH <8=>GPIOI
2675 //       <i>  Selects Port Name
2676 //       <o3> Bit <0-15>
2677 //       <i>  Selects Port Bit
2678 //     </e>
2679 #define RTE_OTG_HS_OC_PIN               0
2680 #define RTE_OTG_HS_OC_ACTIVE            0
2681 #define RTE_OTG_HS_OC_PORT              GPIO_PORT(2)
2682 #define RTE_OTG_HS_OC_BIT               5
2683 //   </e>
2684
2685 //   <o.0> DMA
2686 //     <i> Use dedicated DMA for transfers
2687 //     <i> If DMA is used all USB transfer data buffers have to be 4-byte aligned.
2688 #define RTE_OTG_HS_DMA                  0
2689
2690 // </e>
2691
2692
2693 #endif  /* __RTE_DEVICE_H */