begriffs open source - cmsis-driver-validation/blob - Boards/WIZnet/WizFi360-EVB/RTE/Device/MIMXRT1064DVL6A/MIMXRT1064xxxxx.scf

   1 #!armclang --target=arm-arm-none-eabi -mcpu=cortex-m7 -E -x c
   2 /*
   3 ** ###################################################################
   4 **     Processors:          MIMXRT1064CVJ5A
   5 **                          MIMXRT1064CVL5A
   6 **                          MIMXRT1064DVJ6A
   7 **                          MIMXRT1064DVL6A
   8 **
   9 **     Compiler:            Keil ARM C/C++ Compiler
  10 **     Reference manual:    IMXRT1064RM Rev.0.1, 12/2018 | IMXRT1064SRM Rev.3
  11 **     Version:             rev. 0.1, 2018-06-22
  12 **     Build:               b210709
  13 **
  14 **     Abstract:
  15 **         Linker file for the Keil ARM C/C++ Compiler
  16 **
  17 **     Copyright 2016 Freescale Semiconductor, Inc.
  18 **     Copyright 2016-2021 NXP
  19 **     All rights reserved.
  20 **
  21 **     SPDX-License-Identifier: BSD-3-Clause
  22 **
  23 **     http:                 www.nxp.com
  24 **     mail:                 support@nxp.com
  25 **
  26 ** ###################################################################
  27 */
  28
  29 /* Modified by Keil */
  30
  31 #if (defined(__ram_vector_table__))
  32   #define __ram_vector_table_size__    0x00000400
  33 #else
  34   #define __ram_vector_table_size__    0x00000000
  35 #endif
  36
  37 #define m_flash_config_start           0x70000000
  38 #define m_flash_config_size            0x00001000
  39
  40 #define m_ivt_start                    0x70001000
  41 #define m_ivt_size                     0x00001000
  42
  43 #define m_interrupts_start             0x70002000
  44 #define m_interrupts_size              0x00000400
  45
  46 #define m_text_start                   0x70002400
  47 #define m_text_size                    0x003FDC00
  48
  49 #define m_qacode_start                 0x00000000
  50 #define m_qacode_size                  0x00020000
  51
  52 #define m_interrupts_ram_start         0x80000000
  53 #define m_interrupts_ram_size          __ram_vector_table_size__
  54
  55 #define m_data_start                   (m_interrupts_ram_start + m_interrupts_ram_size)
  56 #define m_data_size                    (0x01E00000 - m_interrupts_ram_size)
  57
  58 #define m_ncache_start                 0x81E00000
  59 #define m_ncache_size                  0x00200000
  60
  61 #define m_data_noinit_size             0x00000500
  62
  63 #define m_data2_start                  0x20000000
  64 #define m_data2_size                   0x00020000
  65
  66 #define m_data3_start                  0x20200000
  67 #define m_data3_size                   0x000C0000
  68
  69 /* Sizes */
  70 #if (defined(__stack_size__))
  71   #define Stack_Size                   __stack_size__
  72 #else
  73   #define Stack_Size                   0x0400
  74 #endif
  75
  76 #if (defined(__heap_size__))
  77   #define Heap_Size                    __heap_size__
  78 #else
  79   #define Heap_Size                    0x10000
  80 #endif
  81
  82 #if defined(XIP_BOOT_HEADER_ENABLE) && (XIP_BOOT_HEADER_ENABLE == 1)
  83 LR_m_text m_flash_config_start m_text_start+m_text_size-m_flash_config_start {   ; load region size_region
  84   RW_m_config_text m_flash_config_start FIXED m_flash_config_size { ; load address = execution address
  85     * (.boot_hdr.conf, +FIRST)
  86   }
  87
  88   RW_m_ivt_text m_ivt_start FIXED m_ivt_size { ; load address = execution address
  89     * (.boot_hdr.ivt, +FIRST)
  90     * (.boot_hdr.boot_data)
  91     * (.boot_hdr.dcd_data)
  92   }
  93 #else
  94 LR_m_text m_interrupts_start m_text_start+m_text_size-m_interrupts_start {   ; load region size_region
  95 #endif
  96   VECTOR_ROM m_interrupts_start FIXED m_interrupts_size { ; load address = execution address
  97     * (.isr_vector,+FIRST)
  98   }
  99   ER_m_text m_text_start FIXED m_text_size { ; load address = execution address
 100     * (InRoot$$Sections)
 101     .ANY (+RO)
 102   }
 103 #if (defined(__ram_vector_table__))
 104   VECTOR_RAM m_interrupts_ram_start EMPTY m_interrupts_ram_size {
 105   }
 106 #else
 107   VECTOR_RAM m_interrupts_start EMPTY 0 {
 108   }
 109 #endif
 110   RW_m_data2 m_data2_start m_data2_size {
 111     * (RamFunction)
 112     * (DataQuickAccess)
 113     * (dtcm)
 114   }
 115   RW_m_data3 m_data3_start m_data3_size {
 116     .ANY (+RW +ZI)
 117   }
 118 #if (defined(__heap_noncacheable__))
 119   RW_m_data m_data_start m_data_size-Stack_Size { ; RW data
 120 #else
 121   RW_m_data m_data_start m_data_size-Stack_Size-Heap_Size-m_ncache_size-m_data_noinit_size { ; RW data
 122 #endif
 123     .ANY (+RW +ZI)
 124     * (*m_usb_dma_init_data)
 125     * (*m_usb_dma_noninit_data)
 126   }
 127   RW_NOINIT +0 UNINIT {                ; RW uninitialized data
 128     * (.bss.noinit)
 129   }
 130 #if (!defined(__heap_noncacheable__))
 131   ARM_LIB_HEAP +0 EMPTY Heap_Size {    ; Heap region growing up
 132   }
 133 #endif
 134   ARM_LIB_STACK m_data_start+m_data_size EMPTY -Stack_Size { ; Stack region growing down
 135   }
 136   RW_m_ram_text m_qacode_start m_qacode_size { ;
 137     * (CodeQuickAccess)
 138     * (itcm)
 139   }
 140 #if (defined(__heap_noncacheable__))
 141   RW_m_ncache m_ncache_start m_ncache_size - Heap_Size { ; ncache RW data
 142 #else
 143   RW_m_ncache m_ncache_start m_ncache_size { ; ncache RW data
 144 #endif
 145     * (NonCacheable.init)
 146     * (*NonCacheable)
 147   }
 148 #if (defined(__heap_noncacheable__))
 149   ARM_LIB_HEAP +0 EMPTY Heap_Size {    ; Heap region growing up
 150   }
 151   RW_m_ncache_unused +0 EMPTY m_ncache_size-ImageLength(RW_m_ncache)-Heap_Size { ; Empty region added for MPU configuration
 152 #else
 153   RW_m_ncache_unused +0 EMPTY m_ncache_size-ImageLength(RW_m_ncache) { ; Empty region added for MPU configuration
 154 #endif
 155   }
 156 }