begriffs open source - cmsis-driver-validation/blob - Boards/WIZnet/WizFi360-EVB/RTE/Device/MIMXRT1064DVL6A/MIMXRT1064xxxxx_sdram.scf

   1 #!armclang --target=arm-arm-none-eabi -mcpu=cortex-m7 -E -x c
   2 /*
   3 ** ###################################################################
   4 **     Processors:          MIMXRT1064CVJ5A
   5 **                          MIMXRT1064CVL5A
   6 **                          MIMXRT1064DVJ6A
   7 **                          MIMXRT1064DVL6A
   8 **
   9 **     Compiler:            Keil ARM C/C++ Compiler
  10 **     Reference manual:    IMXRT1064RM Rev.0.1, 12/2018 | IMXRT1064SRM Rev.3
  11 **     Version:             rev. 0.1, 2018-06-22
  12 **     Build:               b210709
  13 **
  14 **     Abstract:
  15 **         Linker file for the Keil ARM C/C++ Compiler
  16 **
  17 **     Copyright 2016 Freescale Semiconductor, Inc.
  18 **     Copyright 2016-2021 NXP
  19 **     All rights reserved.
  20 **
  21 **     SPDX-License-Identifier: BSD-3-Clause
  22 **
  23 **     http:                 www.nxp.com
  24 **     mail:                 support@nxp.com
  25 **
  26 ** ###################################################################
  27 */
  28
  29 #define m_interrupts_start             0x00000000
  30 #define m_interrupts_size              0x00000400
  31
  32 #define m_text_start                   0x00000400
  33 #define m_text_size                    0x0001FC00
  34
  35 #define m_data_start                   0x80000000
  36 #define m_data_size                    0x01E00000
  37
  38 #define m_data2_start                  0x20000000
  39 #define m_data2_size                   0x00020000
  40
  41 #define m_data3_start                  0x20200000
  42 #define m_data3_size                   0x000C0000
  43
  44 #define m_ncache_start                 0x81E00000
  45 #define m_ncache_size                  0x00200000
  46
  47 /* Sizes */
  48 #if (defined(__stack_size__))
  49   #define Stack_Size                   __stack_size__
  50 #else
  51   #define Stack_Size                   0x0400
  52 #endif
  53
  54 #if (defined(__heap_size__))
  55   #define Heap_Size                    __heap_size__
  56 #else
  57   #define Heap_Size                    0x0400
  58 #endif
  59
  60 LR_m_text m_interrupts_start m_text_start+m_text_size-m_interrupts_start {   ; load region size_region
  61   VECTOR_ROM m_interrupts_start FIXED m_interrupts_size { ; load address = execution address
  62     * (.isr_vector,+FIRST)
  63   }
  64   ER_m_text m_text_start FIXED m_text_size { ; load address = execution address
  65     * (InRoot$$Sections)
  66     * (CodeQuickAccess)
  67     .ANY (+RO)
  68   }
  69   VECTOR_RAM m_interrupts_start EMPTY 0 {
  70   }
  71 #if (defined(__heap_noncacheable__))
  72   RW_m_data m_data_start m_data_size-Stack_Size { ; RW data
  73 #else
  74   RW_m_data m_data_start m_data_size-Stack_Size-Heap_Size { ; RW data
  75 #endif
  76     .ANY (+RW +ZI)
  77     * (*m_usb_dma_init_data)
  78     * (*m_usb_dma_noninit_data)
  79   }
  80 #if (!defined(__heap_noncacheable__))
  81   ARM_LIB_HEAP +0 EMPTY Heap_Size {    ; Heap region growing up
  82   }
  83 #endif
  84   ARM_LIB_STACK m_data_start+m_data_size EMPTY -Stack_Size { ; Stack region growing down
  85   }
  86   RW_m_data2 m_data2_start m_data2_size { ;
  87     * (DataQuickAccess)
  88   }
  89 #if (defined(__heap_noncacheable__))
  90   RW_m_ncache m_ncache_start m_ncache_size - Heap_Size { ; ncache RW data
  91 #else
  92   RW_m_ncache m_ncache_start m_ncache_size { ; ncache RW data
  93 #endif
  94     * (NonCacheable.init)
  95     * (*NonCacheable)
  96   }
  97 #if (defined(__heap_noncacheable__))
  98   ARM_LIB_HEAP +0 EMPTY Heap_Size {    ; Heap region growing up
  99   }
 100   RW_m_ncache_unused +0 EMPTY m_ncache_size-ImageLength(RW_m_ncache)-Heap_Size { ; Empty region added for MPU configuration
 101 #else
 102   RW_m_ncache_unused +0 EMPTY m_ncache_size-ImageLength(RW_m_ncache) { ; Empty region added for MPU configuration
 103 #endif
 104   }
 105 }