begriffs open source - cmsis-freertos/blob - Demo/RX600_RX62N-RSK_GNURX/RTOSDemo/IntQueueTimer.c

   1 /*
   2  * FreeRTOS Kernel V10.3.1
   3  * Copyright (C) 2020 Amazon.com, Inc. or its affiliates.  All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of
   6  * this software and associated documentation files (the "Software"), to deal in
   7  * the Software without restriction, including without limitation the rights to
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of
   9  * the Software, and to permit persons to whom the Software is furnished to do so,
  10  * subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice shall be included in all
  13  * copies or substantial portions of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * http://www.FreeRTOS.org
  23  * http://aws.amazon.com/freertos
  24  *
  25  * 1 tab == 4 spaces!
  26  */
  27
  28 /*
  29  * This file contains the non-portable and therefore RX62N specific parts of
  30  * the IntQueue standard demo task - namely the configuration of the timers
  31  * that generate the interrupts and the interrupt entry points.
  32  */
  33
  34 /* Scheduler includes. */
  35 #include "FreeRTOS.h"
  36 #include "task.h"
  37
  38 /* Demo includes. */
  39 #include "IntQueueTimer.h"
  40 #include "IntQueue.h"
  41
  42 /* Hardware specifics. */
  43 #include "iodefine.h"
  44
  45 #define tmrTIMER_0_1_FREQUENCY  ( 2000UL )
  46 #define tmrTIMER_2_3_FREQUENCY  ( 2001UL )
  47
  48 /* Handlers for the two timers used.  See the documentation page
  49 for this port on http://www.FreeRTOS.org for more information on writing
  50 interrupt handlers. */
  51 void vT0_1_ISR_Handler( void ) __attribute((interrupt));
  52 void vT2_3_ISR_Handler( void ) __attribute((interrupt));
  53
  54 void vInitialiseTimerForIntQueueTest( void )
  55 {
  56         /* Ensure interrupts do not start until full configuration is complete. */
  57         portENTER_CRITICAL();
  58         {
  59                 /* Cascade two 8bit timer channels to generate the interrupts.
  60                 8bit timer unit 1 (TMR0 and TMR1) and 8bit timer unit 2 (TMR2 and TMR3 are
  61                 utilised for this test. */
  62
  63                 /* Enable the timers. */
  64                 SYSTEM.MSTPCRA.BIT.MSTPA5 = 0;
  65                 SYSTEM.MSTPCRA.BIT.MSTPA4 = 0;
  66
  67                 /* Enable compare match A interrupt request. */
  68                 TMR0.TCR.BIT.CMIEA = 1;
  69                 TMR2.TCR.BIT.CMIEA = 1;
  70
  71                 /* Clear the timer on compare match A. */
  72                 TMR0.TCR.BIT.CCLR = 1;
  73                 TMR2.TCR.BIT.CCLR = 1;
  74
  75                 /* Set the compare match value. */
  76                 TMR01.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );
  77                 TMR23.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );
  78
  79                 /* 16 bit operation ( count from timer 1,2 ). */
  80                 TMR0.TCCR.BIT.CSS = 3;
  81                 TMR2.TCCR.BIT.CSS = 3;
  82
  83                 /* Use PCLK as the input. */
  84                 TMR1.TCCR.BIT.CSS = 1;
  85                 TMR3.TCCR.BIT.CSS = 1;
  86
  87                 /* Divide PCLK by 8. */
  88                 TMR1.TCCR.BIT.CKS = 2;
  89                 TMR3.TCCR.BIT.CKS = 2;
  90
  91                 /* Enable TMR 0, 2 interrupts. */
  92                 IEN( TMR0, CMIA0 ) = 1;
  93                 IEN( TMR2, CMIA2 ) = 1;
  94
  95                 /* Set the timer interrupts to be above the kernel.  The interrupts are
  96                 assigned different priorities so they nest with each other. */
  97                 IPR( TMR0, CMIA0 ) = configMAX_SYSCALL_INTERRUPT_PRIORITY - 1;
  98                 IPR( TMR2, CMIA2 ) = ( configMAX_SYSCALL_INTERRUPT_PRIORITY - 2 );
  99         }
 100         portEXIT_CRITICAL();
 101
 102         /* Ensure the interrupts are clear as they are edge detected. */
 103         IR( TMR0, CMIA0 ) = 0;
 104         IR( TMR2, CMIA2 ) = 0;
 105 }
 106 /*-----------------------------------------------------------*/
 107
 108 void vT0_1_ISR_Handler( void )
 109 {
 110         /* Re-enabled interrupts. */
 111         __asm volatile( "SETPSW I" );
 112
 113         /* Call the handler that is part of the common code - this is where the
 114         non-portable code ends and the actual test is performed. */
 115         portYIELD_FROM_ISR( xFirstTimerHandler() );
 116 }
 117 /*-----------------------------------------------------------*/
 118
 119 void vT2_3_ISR_Handler( void )
 120 {
 121         /* Re-enabled interrupts. */
 122         __asm volatile( "SETPSW I" );
 123
 124         /* Call the handler that is part of the common code - this is where the
 125         non-portable code ends and the actual test is performed. */
 126         portYIELD_FROM_ISR( xSecondTimerHandler() );
 127 }
 128 /*-----------------------------------------------------------*/
 129
 130
 131
 132
 133
 134