begriffs open source - cmsis-freertos/blob - Demo/RX600_RX64M_RSK_GCC_e2studio/src/RenesasCode/vector_table.c

   1 /***********************************************************************/
   2 /*                                                                                                                     */
   3 /*      PROJECT NAME :  RTOSDemo                                       */
   4 /*      FILE         :  vector_table.c                                 */
   5 /*      DESCRIPTION  :  Vector Table                                   */
   6 /*      CPU SERIES   :  RX600                                          */
   7 /*      CPU TYPE     :  RX64M                                          */
   8 /*                                                                                                                     */
   9 /*      This file is generated by e2 studio.                        */
  10 /*                                                                                                                     */
  11 /***********************************************************************/
  12
  13
  14 /************************************************************************/
  15 /*    File Version: V1.00                                               */
  16 /*    Date Generated: 03/10/2013                                        */
  17 /************************************************************************/
  18
  19 #include "interrupt_handlers.h"
  20
  21 typedef void (*fp) (void);
  22 extern void PowerON_Reset (void);
  23 extern void stack (void);
  24 extern void vTickISR( void );
  25 extern void vSoftwareInterruptISR( void );
  26 extern void vIntQTimerISR0( void );
  27 extern void vIntQTimerISR1( void );
  28
  29 #define FVECT_SECT    __attribute__ ((section (".fvectors")))
  30
  31 const void *HardwareVectors[] FVECT_SECT  = {
  32 //;0xffffff80  Reserved
  33     (fp)0,
  34 //;0xffffff84  Reserved
  35     (fp)0,
  36 //;0xffffff88  Reserved
  37     (fp)0,
  38 //;0xffffff8C  Reserved
  39     (fp)0,
  40 //;0xffffff90  Reserved
  41     (fp)0,
  42 //;0xffffff94  Reserved
  43     (fp)0,
  44 //;0xffffff98  Reserved
  45     (fp)0,
  46 //;0xffffff9C  Reserved
  47     (fp)0,
  48 //;0xffffffA0  Reserved
  49     (fp)0xFFFFFFFF,
  50 //;0xffffffA4  Reserved
  51     (fp)0xFFFFFFFF,
  52 //;0xffffffA8  Reserved
  53     (fp)0xFFFFFFFF,
  54 //;0xffffffAC  Reserved
  55     (fp)0xFFFFFFFF,
  56 //;0xffffffB0  Reserved
  57     (fp)0,
  58 //;0xffffffB4  Reserved
  59     (fp)0,
  60 //;0xffffffB8  Reserved
  61     (fp)0,
  62 //;0xffffffBC  Reserved
  63     (fp)0,
  64 //;0xffffffC0  Reserved
  65     (fp)0,
  66 //;0xffffffC4  Reserved
  67     (fp)0,
  68 //;0xffffffC8  Reserved
  69     (fp)0,
  70 //;0xffffffCC  Reserved
  71     (fp)0,
  72 //;0xffffffd0  Exception(Supervisor Instruction)
  73     INT_Excep_SuperVisorInst,
  74 //;0xffffffd4  Exception(Access Instruction)
  75     INT_Excep_AccessInst,
  76 //;0xffffffd8  Reserved
  77     Dummy,
  78 //;0xffffffdc  Exception(Undefined Instruction)
  79     INT_Excep_UndefinedInst,
  80 //;0xffffffe0  Reserved
  81     Dummy,
  82 //;0xffffffe4  Exception(Floating Point)
  83     INT_Excep_FloatingPoint,
  84 //;0xffffffe8  Reserved
  85     Dummy,
  86 //;0xffffffec  Reserved
  87     Dummy,
  88 //;0xfffffff0  Reserved
  89     Dummy,
  90 //;0xfffffff4  Reserved
  91     Dummy,
  92 //;0xfffffff8  NMI
  93     INT_NonMaskableInterrupt,
  94 //;0xfffffffc  RESET
  95 //;<<VECTOR DATA START (POWER ON RESET)>>
  96 //;Power On Reset PC
  97     /*(void*)*/ PowerON_Reset
  98 //;<<VECTOR DATA END (POWER ON RESET)>>
  99 };
 100
 101 #define RVECT_SECT          __attribute__ ((section (".rvectors")))
 102
 103 const fp RelocatableVectors[] RVECT_SECT  = {
 104 //;0x0000  Reserved
 105         (fp)0,
 106 //;0x0004  Reserved
 107         (fp)0,
 108 //;0x0008  Reserved
 109         (fp)0,
 110 //;0x000C  Reserved
 111         (fp)0,
 112 //;0x0010  Reserved
 113         (fp)0,
 114 //;0x0014  Reserved
 115         (fp)0,
 116 //;0x0018  Reserved
 117         (fp)0,
 118 //;0x001C  Reserved
 119         (fp)0,
 120 //;0x0020  Reserved
 121         (fp)0,
 122 //;0x0024  Reserved
 123         (fp)0,
 124 //;0x0028  Reserved
 125         (fp)0,
 126 //;0x002C  Reserved
 127         (fp)0,
 128 //;0x0030  Reserved
 129         (fp)0,
 130 //;0x0034  Reserved
 131         (fp)0,
 132 //;0x0038  Reserved
 133         (fp)0,
 134 //;0x003C  Reserved
 135         (fp)0,
 136 //;0x0040  BUSERR
 137     (fp)INT_Excep_BSC_BUSERR,
 138 //;0x0044  Reserved
 139     (fp)0,
 140 //;0x0048  RAMERR
 141     (fp)INT_Excep_RAM_RAMERR,
 142 //;0x004C  Reserved
 143     (fp)0,
 144 //;0x0050  Reserved
 145     (fp)0,
 146 //;0x0054 FIFERR
 147     (fp)INT_Excep_FCU_FIFERR,
 148 //;0x0058  Reserved
 149     (fp)0,
 150 //;0x005C  FRDYI
 151     (fp)INT_Excep_FCU_FRDYI,
 152 //;0x0060  Reserved
 153     (fp)0,
 154 //;0x0064  Reserved
 155     (fp)0,
 156 //;0x0068  SWINT2
 157     (fp)INT_Excep_ICU_SWINT2,
 158
 159 //;0x006C  SWINT
 160     (fp)vSoftwareInterruptISR,
 161
 162 //;0x0070  CMI0
 163     (fp)vTickISR,
 164
 165 //;0x0074  CMI1
 166     (fp)INT_Excep_CMT1_CMI1,
 167
 168 //;0x0078  CMWI0
 169     (fp)INT_Excep_CMTW0_CMWI0,
 170
 171 //;0x007C  CMWI1
 172     (fp)INT_Excep_CMTW1_CMWI1,
 173
 174 //;0x0080  D0FIFO2
 175     (fp)INT_Excep_USBHS_D0FIFO2,
 176
 177 //;0x0084  D1FIFO2
 178     (fp)INT_Excep_USBHS_D1FIFO2,
 179
 180 //;0x0088  D0FIFO0
 181     (fp)INT_Excep_USB0_D0FIFO0,
 182
 183 //;0x008C  D1FIFO0
 184     (fp)INT_Excep_USB0_D1FIFO0,
 185 //;0x0090  Reserved
 186     (fp)0,
 187 //;0x0094  Reserved
 188     (fp)0,
 189 //;0x0098  SPRI0
 190     (fp)INT_Excep_RSPI0_SPRI0,
 191
 192 //;0x009C  SPTI0
 193     (fp)INT_Excep_RSPI0_SPTI0,
 194 //;0x00A0  Reserved
 195     (fp)0,
 196 //;0x00A4  Reserved
 197     (fp)0,
 198 //;0x00A8  SPRI
 199     (fp)INT_Excep_QSPI_SPRI,
 200
 201 //;0x00AC  SPTI
 202     (fp)INT_Excep_QSPI_SPTI,
 203
 204 //;0x00B0  SBFAI
 205     (fp)INT_Excep_SHDI_SBFAI,
 206
 207 //;0x00B4  MBFAI
 208     (fp)INT_Excep_MMC_MBFAI,
 209
 210 //;0x00B8  SSITX0
 211     (fp)INT_Excep_SSI0_SSITXI0,
 212
 213 //;0x00BC  SSIRX0
 214     (fp)INT_Excep_SSI0_SSIRXI0,
 215
 216 //;0x00C0  SSIRTI1
 217     (fp)INT_Excep_SSI1_SSIRTI1,
 218 //;0x00C4  Reserved
 219     (fp)0,
 220 //;0x00C8  IDEI
 221     (fp)INT_Excep_SRC_IDEI,
 222
 223 //;0x00CC  ODFI
 224     (fp)INT_Excep_SRC_ODFI,
 225
 226 //;0x00D0  RXI0
 227     (fp)INT_Excep_RIIC0_RXI0,
 228
 229 //;0x00D4C  TXI0
 230     (fp)INT_Excep_RIIC0_TXI0,
 231
 232 //;0x00D8  RXI2
 233     (fp)INT_Excep_RIIC2_RXI2,
 234
 235 //;0x00DC TXI2
 236     (fp)INT_Excep_RIIC2_TXI2,
 237 //;0x00E0  Reserved
 238     (fp)0,
 239 //;0x00E4  Reserved
 240     (fp)0,
 241 //;0x00E8 RXI0
 242     (fp)INT_Excep_SCI0_RXI0,
 243
 244 //;0x00EC TXI0
 245     (fp)INT_Excep_SCI0_TXI0,
 246
 247 //;0x00F0 RXI1
 248     (fp)INT_Excep_SCI1_RXI1,
 249
 250 //;0x00F4 TXI1
 251     (fp)INT_Excep_SCI1_TXI1,
 252
 253 //;0x00F8 RXI2
 254     (fp)INT_Excep_SCI2_RXI2,
 255
 256 //;0x00FC TXI2
 257     (fp)INT_Excep_SCI2_TXI2,
 258
 259 //;0x0100 IRQ0
 260     (fp)INT_Excep_ICU_IRQ0,
 261
 262 //;0x0104 IRQ1
 263     (fp)INT_Excep_ICU_IRQ1,
 264
 265 //;0x0108 IRQ2
 266     (fp)INT_Excep_ICU_IRQ2,
 267
 268 //;0x010C IRQ3
 269     (fp)INT_Excep_ICU_IRQ3,
 270
 271 //;0x0110 IRQ4
 272     (fp)INT_Excep_ICU_IRQ4,
 273
 274 //;0x0114 IRQ5
 275     (fp)INT_Excep_ICU_IRQ5,
 276
 277 //;0x0118 IRQ6
 278     (fp)INT_Excep_ICU_IRQ6,
 279
 280 //;0x011C IRQ7
 281     (fp)INT_Excep_ICU_IRQ7,
 282
 283 //;0x0120 IRQ8
 284     (fp)INT_Excep_ICU_IRQ8,
 285
 286 //;0x0124 IRQ9
 287     (fp)INT_Excep_ICU_IRQ9,
 288
 289 //;0x0128 IRQ10
 290     (fp)INT_Excep_ICU_IRQ10,
 291
 292 //;0x012C IRQ11
 293     (fp)INT_Excep_ICU_IRQ11,
 294
 295 //;0x0130 IRQ12
 296     (fp)INT_Excep_ICU_IRQ12,
 297
 298 //;0x0134 IRQ13
 299     (fp)INT_Excep_ICU_IRQ13,
 300
 301 //;0x0138 IRQ14
 302     (fp)INT_Excep_ICU_IRQ14,
 303
 304 //;0x013C IRQ15
 305     (fp)INT_Excep_ICU_IRQ15,
 306
 307 //;0x0140 RXI3
 308     (fp)INT_Excep_SCI3_RXI3,
 309
 310 //;0x0144 TXI3
 311     (fp)INT_Excep_SCI3_TXI3,
 312
 313 //;0x0148 RXI4
 314     (fp)INT_Excep_SCI4_RXI4,
 315
 316 //;0x014C TXI4
 317     (fp)INT_Excep_SCI4_TXI4,
 318
 319 //;0x0150 RXI5
 320     (fp)INT_Excep_SCI5_RXI5,
 321
 322 //;0x0154 TXI5
 323     (fp)INT_Excep_SCI5_TXI5,
 324
 325 //;0x0158 RXI6
 326     (fp)INT_Excep_SCI6_RXI6,
 327
 328 //;0x015C TXI6
 329     (fp)INT_Excep_SCI6_TXI6,
 330
 331 //;0x0160 COMPA1
 332     (fp)INT_Excep_LVD1_COMPA1,
 333
 334 //;0x0164 COMPA2
 335     (fp)INT_Excep_LVD2_COMPA2,
 336
 337 //;0x0168 USBR0
 338     (fp)INT_Excep_USB_USBR0,
 339 //;0x016C Reserved
 340     (fp)0,
 341 //;0x0170 ALM
 342     (fp)INT_Excep_RTC_ALM,
 343
 344 //;0x0174 PRD
 345     (fp)INT_Excep_RTC_PRD,
 346
 347 //;0x0178 HSUSBR
 348     (fp)INT_Excep_USBHS_USBHSR,
 349
 350 //;0x017C IWUNI
 351     (fp)INT_Excep_IWDT_IWUNI,
 352
 353 //;0x0180 WUNI
 354     (fp)INT_Excep_WDT_WUNI,
 355
 356 //;0x0184 PCDFI
 357     (fp)INT_Excep_PDC_PCDFI,
 358
 359 //;0x0188 RXI7
 360     (fp)INT_Excep_SCI7_RXI7,
 361
 362 //;0x018C TXI7
 363     (fp)INT_Excep_SCI7_TXI7,
 364
 365 //;0x0190 RXIF8
 366     (fp)INT_Excep_SCIF8_RXIF8,
 367
 368 //;0x0194 TXIF8
 369     (fp)INT_Excep_SCIF8_TXIF8,
 370
 371 //;0x0198 RXIF9
 372     (fp)INT_Excep_SCIF9_RXIF9,
 373
 374 //;0x019C TXIF9
 375     (fp)INT_Excep_SCIF9_TXIF9,
 376
 377 //;0x01A0 RXIF10
 378     (fp)INT_Excep_SCIF10_RXIF10,
 379
 380 //;0x01A4 TXIF10
 381     (fp)INT_Excep_SCIF10_TXIF10,
 382
 383 //;0x01A8 GROUPBE0
 384     (fp)INT_Excep_ICU_GROUPBE0,
 385 //;0x01AC Reserved
 386     (fp)0,
 387 //;0x01B0 Reserved
 388     (fp)0,
 389 //;0x01B4 Reserved
 390     (fp)0,
 391 //;0x01B8 GROUPBL0
 392     (fp)INT_Excep_ICU_GROUPBL0,
 393
 394 //;0x01BC GROUPBL1
 395     (fp)INT_Excep_ICU_GROUPBL1,
 396
 397 //;0x01C0 GROUPAL0
 398     (fp)INT_Excep_ICU_GROUPAL0,
 399
 400 //;0x01C4 GROUPAL1
 401     (fp)INT_Excep_ICU_GROUPAL1,
 402
 403 //;0x01C8 RXIF11
 404     (fp)INT_Excep_SCIF11_RXIF11,
 405
 406 //;0x01CC TXIF11
 407     (fp)INT_Excep_SCIF11_TXIF11,
 408
 409 //;0x01D0 RXIF12
 410     (fp)INT_Excep_SCIF12_RXIF12,
 411
 412 //;0x01D4 TXIF12
 413     (fp)INT_Excep_SCIF12_TXIF12,
 414
 415 //;0x01D8 Reserved
 416     (fp)0,
 417 //;0x01DC Reserved
 418     (fp)0,
 419 //;0x01E0 DMAC0I
 420     (fp)INT_Excep_DMAC_DMAC0I,
 421
 422 //;0x01E4 DMAC1I
 423     (fp)INT_Excep_DMAC_DMAC1I,
 424
 425 //;0x01E8 DMAC2I
 426     (fp)INT_Excep_DMAC_DMAC2I,
 427
 428 //;0x01EC DMAC3I
 429     (fp)INT_Excep_DMAC_DMAC3I,
 430
 431 //;0x01F0 DMAC74I
 432     (fp)INT_Excep_DMAC_DMAC74I,
 433
 434 //;0x01F4 OST
 435     (fp)INT_Excep_ICU_OST,
 436
 437 //;0x01F8  EXDMAC0I
 438     (fp)INT_Excep_EXDMAC_EXDMAC0I,
 439
 440 //;0x01FC  EXDMAC1I
 441     (fp)INT_Excep_EXDMAC_EXDMAC1I,
 442
 443 //;0x0200  INTB128
 444     (fp)vIntQTimerISR0,
 445
 446 //;0x0204 INTB129
 447     (fp)vIntQTimerISR1,
 448
 449 //;0x0208 INTB130
 450     (fp)INT_Excep_PERIB_INTB130,
 451
 452 //;0x020C INTB131
 453     (fp)INT_Excep_PERIB_INTB131,
 454
 455 //;0x0210 INTB132
 456     (fp)INT_Excep_PERIB_INTB132,
 457
 458 //;0x0214 INTB133
 459     (fp)INT_Excep_PERIB_INTB133,
 460
 461 //;0x0218 INTB134
 462     (fp)INT_Excep_PERIB_INTB134,
 463
 464 //;0x021C INTB135
 465     (fp)INT_Excep_PERIB_INTB135,
 466
 467 //;0x0220 INTB136
 468     (fp)INT_Excep_PERIB_INTB136,
 469
 470 //;0x0224 INTB137
 471     (fp)INT_Excep_PERIB_INTB137,
 472
 473 //;0x0228 INTB138
 474     (fp)INT_Excep_PERIB_INTB138,
 475
 476 //;0x022C INTB139
 477     (fp)INT_Excep_PERIB_INTB139,
 478
 479 //;0x0230 INTB140
 480     (fp)INT_Excep_PERIB_INTB140,
 481
 482 //;0x0234 INTB141
 483     (fp)INT_Excep_PERIB_INTB141,
 484
 485 //;0x0238 INTB142
 486     (fp)INT_Excep_PERIB_INTB142,
 487
 488 //;0x023C INTB143
 489     (fp)INT_Excep_PERIB_INTB143,
 490
 491 //;0x0240 INTB144
 492     (fp)INT_Excep_PERIB_INTB144,
 493
 494 //;0x0244 INTB145
 495     (fp)INT_Excep_PERIB_INTB145,
 496
 497 //;0x0248 INTB146
 498     (fp)INT_Excep_PERIB_INTB146,
 499
 500 //;0x024C INTB147
 501     (fp)INT_Excep_PERIB_INTB147,
 502
 503 //;0x0250 INTB148
 504     (fp)INT_Excep_PERIB_INTB148,
 505
 506 //;0x02540 INTB149
 507     (fp)INT_Excep_PERIB_INTB149,
 508
 509 //;0x0258 INTB150
 510     (fp)INT_Excep_PERIB_INTB150,
 511
 512 //;0x025C INTB151
 513     (fp)INT_Excep_PERIB_INTB151,
 514
 515 //;0x0260 INTB152
 516     (fp)INT_Excep_PERIB_INTB152,
 517
 518 //;0x0264 INTB153
 519     (fp)INT_Excep_PERIB_INTB153,
 520
 521 //;0x0268 INTB154
 522     (fp)INT_Excep_PERIB_INTB154,
 523
 524 //;0x026C INTB155
 525     (fp)INT_Excep_PERIB_INTB155,
 526
 527 //;0x0270 INTB156
 528     (fp)INT_Excep_PERIB_INTB156,
 529
 530 //;0x0274 INTB157
 531     (fp)INT_Excep_PERIB_INTB157,
 532
 533 //;0x0278 INTB158
 534     (fp)INT_Excep_PERIB_INTB158,
 535
 536 //;0x027C INTB159
 537     (fp)INT_Excep_PERIB_INTB159,
 538
 539 //;0x0280 INTB160
 540     (fp)INT_Excep_PERIB_INTB160,
 541
 542 //;0x0284 INTB161
 543     (fp)INT_Excep_PERIB_INTB161,
 544
 545 //;0x0288 INTB162
 546     (fp)INT_Excep_PERIB_INTB162,
 547
 548 //;0x028C INTB163
 549     (fp)INT_Excep_PERIB_INTB163,
 550
 551 //;0x0290 INTB164
 552     (fp)INT_Excep_PERIB_INTB164,
 553
 554 //;0x0294 PERIB INTB165
 555     (fp)INT_Excep_PERIB_INTB165,
 556
 557 //;0x0298 PERIB INTB166
 558     (fp)INT_Excep_PERIB_INTB166,
 559
 560 //;0x029C PERIB INTB167
 561     (fp)INT_Excep_PERIB_INTB167,
 562
 563 //;0x02A0 PERIB INTB168
 564     (fp)INT_Excep_PERIB_INTB168,
 565
 566 //;0x02A4 PERIB INTB169
 567     (fp)INT_Excep_PERIB_INTB169,
 568
 569 //;0x02A8 PERIB INTB170
 570     (fp)INT_Excep_PERIB_INTB170,
 571
 572 //;0x02AC PERIB INTB171
 573     (fp)INT_Excep_PERIB_INTB171,
 574
 575 //;0x02B0 PERIB INTB172
 576     (fp)INT_Excep_PERIB_INTB172,
 577
 578 //;0x02B4 PERIB INTB173
 579     (fp)INT_Excep_PERIB_INTB173,
 580
 581 //;0x02B8 PERIB INTB174
 582     (fp)INT_Excep_PERIB_INTB174,
 583
 584 //;0x02BC PERIB INTB175
 585     (fp)INT_Excep_PERIB_INTB175,
 586
 587 //;0x02C0 PERIB INTB176
 588     (fp)INT_Excep_PERIB_INTB176,
 589
 590 //;0x02C4 PERIB INTB177
 591     (fp)INT_Excep_PERIB_INTB177,
 592
 593 //;0x02C8 PERIB INTB178
 594     (fp)INT_Excep_PERIB_INTB178,
 595
 596 //;0x02CC PERIB INTB179
 597     (fp)INT_Excep_PERIB_INTB179,
 598
 599 //;0x02D0 PERIB INTB180
 600     (fp)INT_Excep_PERIB_INTB180,
 601
 602 //;0x02D4 PERIB INTB181
 603     (fp)INT_Excep_PERIB_INTB181,
 604
 605 //;0x02D8 PERIB INTB182
 606     (fp)INT_Excep_PERIB_INTB182,
 607
 608 //;0x02DC PERIB INTB183
 609     (fp)INT_Excep_PERIB_INTB183,
 610
 611 //;0x02E0 PERIB INTB184
 612     (fp)INT_Excep_PERIB_INTB184,
 613
 614 //;0x02E4 PERIB INTB185
 615     (fp)INT_Excep_PERIB_INTB185,
 616
 617 //;0x02E8 PERIB INTB186
 618     (fp)INT_Excep_PERIB_INTB186,
 619
 620 //;0x02EC PERIB INTB187
 621     (fp)INT_Excep_PERIB_INTB187,
 622
 623 //;0x02F0 PERIB INTB188
 624     (fp)INT_Excep_PERIB_INTB188,
 625
 626 //;0x02F4 PERIB INTB189
 627     (fp)INT_Excep_PERIB_INTB189,
 628
 629 //;0x02F8 PERIB INTB190
 630     (fp)INT_Excep_PERIB_INTB190,
 631
 632 //;0x02FC PERIB INTB191
 633     (fp)INT_Excep_PERIB_INTB191,
 634
 635 //;0x0300 PERIB INTB192
 636     (fp)INT_Excep_PERIB_INTB192,
 637
 638 //;0x0304 PERIB INTB193
 639     (fp)INT_Excep_PERIB_INTB193,
 640
 641 //;0x0308 PERIB INTB194
 642     (fp)INT_Excep_PERIB_INTB194,
 643
 644 //;0x030C PERIB INTB195
 645     (fp)INT_Excep_PERIB_INTB195,
 646
 647 //;0x0310 PERIB INTB196
 648     (fp)INT_Excep_PERIB_INTB196,
 649
 650 //;0x0314 PERIB INTB197
 651     (fp)INT_Excep_PERIB_INTB197,
 652
 653 //;0x0318 PERIB INTB198
 654     (fp)INT_Excep_PERIB_INTB198,
 655
 656 //;0x031C PERIB INTB199
 657     (fp)INT_Excep_PERIB_INTB199,
 658
 659 //;0x0320 PERIB INTB200
 660     (fp)INT_Excep_PERIB_INTB200,
 661
 662 //;0x0324 PERIB INTB201
 663     (fp)INT_Excep_PERIB_INTB201,
 664
 665 //;0x0328 PERIB INTB202
 666     (fp)INT_Excep_PERIB_INTB202,
 667
 668 //;0x032C PERIB INTB203
 669     (fp)INT_Excep_PERIB_INTB203,
 670
 671 //;0x0320 PERIB INTB204
 672     (fp)INT_Excep_PERIB_INTB204,
 673
 674 //;0x0334 PERIB INTB205
 675     (fp)INT_Excep_PERIB_INTB205,
 676
 677 //;0x0338 PERIB INTB206
 678     (fp)INT_Excep_PERIB_INTB206,
 679
 680 //;0x033C PERIB INTB207
 681     (fp)INT_Excep_PERIB_INTB207,
 682
 683 //;0x0340 PERIA INTA208
 684     (fp)INT_Excep_PERIA_INTA208,
 685
 686 //;0x0344 PERIA INTA209
 687     (fp)INT_Excep_PERIA_INTA209,
 688
 689 //;0x0348 PERIA INTA210
 690     (fp)INT_Excep_PERIA_INTA210,
 691
 692 //;0x034C PERIA INTA211
 693     (fp)INT_Excep_PERIA_INTA211,
 694
 695 //;0x0350 PERIA INTA212
 696     (fp)INT_Excep_PERIA_INTA212,
 697
 698 //;0x0354 PERIA INTA213
 699     (fp)INT_Excep_PERIA_INTA213,
 700
 701 //;0x0358 PERIA INTA214
 702     (fp)INT_Excep_PERIA_INTA214,
 703
 704 //;0x035C PERIA INTA215
 705     (fp)INT_Excep_PERIA_INTA215,
 706
 707 //;0x0360 PERIA INTA216
 708     (fp)INT_Excep_PERIA_INTA216,
 709
 710 //;0x0364 PERIA INTA217
 711     (fp)INT_Excep_PERIA_INTA217,
 712
 713 //;0x0368 PERIA INTA218
 714     (fp)INT_Excep_PERIA_INTA218,
 715
 716 //;0x036C PERIA INTA219
 717     (fp)INT_Excep_PERIA_INTA219,
 718
 719 //;0x0370 PERIA INTA220
 720     (fp)INT_Excep_PERIA_INTA220,
 721
 722 //;0x0374 PERIA INTA221
 723     (fp)INT_Excep_PERIA_INTA221,
 724
 725 //;0x0378 PERIA INTA222
 726     (fp)INT_Excep_PERIA_INTA222,
 727
 728 //;0x037C PERIA INTA223
 729     (fp)INT_Excep_PERIA_INTA223,
 730
 731 //;0x0380 PERIA INTA224
 732     (fp)INT_Excep_PERIA_INTA224,
 733
 734 //;0x0384 PERIA INTA225
 735     (fp)INT_Excep_PERIA_INTA225,
 736
 737 //;0x0388 PERIA INTA226
 738     (fp)INT_Excep_PERIA_INTA226,
 739
 740 //;0x038C PERIA INTA227
 741     (fp)INT_Excep_PERIA_INTA227,
 742
 743 //;0x0390 PERIA INTA228
 744     (fp)INT_Excep_PERIA_INTA228,
 745
 746 //;0x0394 PERIA INTA229
 747     (fp)INT_Excep_PERIA_INTA229,
 748
 749 //;0x0398 PERIA INTA230
 750     (fp)INT_Excep_PERIA_INTA230,
 751
 752 //;0x039C PERIA INTA231
 753     (fp)INT_Excep_PERIA_INTA231,
 754
 755 //;0x03A0 PERIA INTA232
 756     (fp)INT_Excep_PERIA_INTA232,
 757
 758 //;0x03A4 PERIA INTA233
 759     (fp)INT_Excep_PERIA_INTA233,
 760
 761 //;0x03A8 PERIA INTA234
 762     (fp)INT_Excep_PERIA_INTA234,
 763
 764 //;0x03AC PERIA INTA235
 765     (fp)INT_Excep_PERIA_INTA235,
 766
 767 //;0x03B0 PERIA INTA236
 768     (fp)INT_Excep_PERIA_INTA236,
 769
 770 //;0x04B4 PERIA INTA237
 771     (fp)INT_Excep_PERIA_INTA237,
 772
 773 //;0x03B8 PERIA INTA238
 774     (fp)INT_Excep_PERIA_INTA238,
 775
 776 //;0x03BC PERIA INTA239
 777     (fp)INT_Excep_PERIA_INTA239,
 778
 779 //;0x03C0 PERIA INTA240
 780     (fp)INT_Excep_PERIA_INTA240,
 781
 782 //;0x03C4 PERIA INTA241
 783     (fp)INT_Excep_PERIA_INTA241,
 784
 785 //;0x03C8 PERIA INTA242
 786     (fp)INT_Excep_PERIA_INTA242,
 787
 788 //;0x03CC PERIA INTA243
 789     (fp)INT_Excep_PERIA_INTA243,
 790
 791 //;0x03D0 PERIA INTA244
 792     (fp)INT_Excep_PERIA_INTA244,
 793
 794 //;0x03D4 PERIA INTA245
 795     (fp)INT_Excep_PERIA_INTA245,
 796
 797 //;0x03D8 PERIA INTA246
 798     (fp)INT_Excep_PERIA_INTA246,
 799
 800 //;0x03DC PERIA INTA247
 801     (fp)INT_Excep_PERIA_INTA247,
 802
 803 //;0x03E0 PERIA INTA248
 804     (fp)INT_Excep_PERIA_INTA248,
 805
 806 //;0x03E4 PERIA INTA249
 807     (fp)INT_Excep_PERIA_INTA249,
 808
 809 //;0x03E8 PERIA INTA250
 810     (fp)INT_Excep_PERIA_INTA250,
 811
 812 //;0x03EC PERIA INTA251
 813     (fp)INT_Excep_PERIA_INTA251,
 814
 815 //;0x03F0 PERIA INTA252
 816     (fp)INT_Excep_PERIA_INTA252,
 817
 818 //;0x03F4 PERIA INTA253
 819     (fp)INT_Excep_PERIA_INTA253,
 820
 821 //;0x03F8 PERIA INTA254
 822     (fp)INT_Excep_PERIA_INTA254,
 823
 824 //;0x03FC PERIA INTA255
 825     (fp)INT_Excep_PERIA_INTA255,
 826 };