begriffs open source - cmsis-freertos/blob - Demo/RX200_RX210-RSK_Renesas/RTOSDemo/IntQueueTimer.c

   1 /*
   2  * FreeRTOS Kernel V10.0.1
   3  * Copyright (C) 2017 Amazon.com, Inc. or its affiliates.  All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of
   6  * this software and associated documentation files (the "Software"), to deal in
   7  * the Software without restriction, including without limitation the rights to
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of
   9  * the Software, and to permit persons to whom the Software is furnished to do so,
  10  * subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice shall be included in all
  13  * copies or substantial portions of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * http://www.FreeRTOS.org
  23  * http://aws.amazon.com/freertos
  24  *
  25  * 1 tab == 4 spaces!
  26  */
  27
  28 /*
  29  * This file contains the non-portable and therefore RX62N specific parts of
  30  * the IntQueue standard demo task - namely the configuration of the timers
  31  * that generate the interrupts and the interrupt entry points.
  32  */
  33
  34 /* Scheduler includes. */
  35 #include "FreeRTOS.h"
  36 #include "task.h"
  37
  38 /* Demo includes. */
  39 #include "IntQueueTimer.h"
  40 #include "IntQueue.h"
  41
  42 /* Hardware specifics. */
  43 #include "iodefine.h"
  44
  45 #define tmrTIMER_0_1_FREQUENCY  ( 2000UL )
  46 #define tmrTIMER_2_3_FREQUENCY  ( 2001UL )
  47
  48 void vInitialiseTimerForIntQueueTest( void )
  49 {
  50         /* Ensure interrupts do not start until full configuration is complete. */
  51         portENTER_CRITICAL();
  52         {
  53                 /* Cascade two 8bit timer channels to generate the interrupts.
  54                 8bit timer unit 1 (TMR0 and TMR1) and 8bit timer unit 2 (TMR2 and TMR3 are
  55                 utilised for this test. */
  56
  57                 /* Enable the timers. */
  58                 SYSTEM.MSTPCRA.BIT.MSTPA5 = 0;
  59                 SYSTEM.MSTPCRA.BIT.MSTPA4 = 0;
  60
  61                 /* Enable compare match A interrupt request. */
  62                 TMR0.TCR.BIT.CMIEA = 1;
  63                 TMR2.TCR.BIT.CMIEA = 1;
  64
  65                 /* Clear the timer on compare match A. */
  66                 TMR0.TCR.BIT.CCLR = 1;
  67                 TMR2.TCR.BIT.CCLR = 1;
  68
  69                 /* Set the compare match value. */
  70                 TMR01.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );
  71                 TMR23.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );
  72
  73                 /* 16 bit operation ( count from timer 1,2 ). */
  74                 TMR0.TCCR.BIT.CSS = 3;
  75                 TMR2.TCCR.BIT.CSS = 3;
  76
  77                 /* Use PCLK as the input. */
  78                 TMR1.TCCR.BIT.CSS = 1;
  79                 TMR3.TCCR.BIT.CSS = 1;
  80
  81                 /* Divide PCLK by 8. */
  82                 TMR1.TCCR.BIT.CKS = 2;
  83                 TMR3.TCCR.BIT.CKS = 2;
  84
  85                 /* Enable TMR 0, 2 interrupts. */
  86                 IEN( TMR0, CMIA0 ) = 1;
  87                 IEN( TMR2, CMIA2 ) = 1;
  88
  89                 /* Set the timer interrupts to be above the kernel.  The interrupts are
  90                 assigned different priorities so they nest with each other. */
  91                 IPR( TMR0, CMIA0 ) = configMAX_SYSCALL_INTERRUPT_PRIORITY - 1;
  92                 IPR( TMR2, CMIA2 ) = ( configMAX_SYSCALL_INTERRUPT_PRIORITY - 2 );
  93         }
  94         portEXIT_CRITICAL();
  95
  96         /* Ensure the interrupts are clear as they are edge detected. */
  97         IR( TMR0, CMIA0 ) = 0;
  98         IR( TMR2, CMIA2 ) = 0;
  99 }
 100 /*-----------------------------------------------------------*/
 101
 102 #pragma interrupt ( vT0_1InterruptHandler( vect = VECT_TMR0_CMIA0, enable ) )
 103 void vT0_1InterruptHandler( void )
 104 {
 105         portYIELD_FROM_ISR( xFirstTimerHandler() );
 106 }
 107 /*-----------------------------------------------------------*/
 108
 109 #pragma interrupt ( vT2_3InterruptHandler( vect = VECT_TMR2_CMIA2, enable ) )
 110 void vT2_3InterruptHandler( void )
 111 {
 112         portYIELD_FROM_ISR( xSecondTimerHandler() );
 113 }
 114
 115
 116
 117