begriffs open source - cmsis/blob - CMSIS/DoxyGen/Core_A/src/history.md

   1 # Revision History of CMSIS-Core (Cortex-A) {#rev_histCoreA}
   2
   3 CMSIS-Core (A) component is maintaned with own versioning that gets incremented together with the [CMSIS Software Pack](../../General/html/cmsis_pack.html) releases.
   4
   5 The table below provides information about the changes delivered with specific versions of CMSIS-Core (A) updates.
   6
   7 <table class="cmtable" summary="Revision History">
   8     <tr>
   9       <th>Version</th>
  10       <th>Description</th>
  11     </tr>
  12     <tr>
  13       <td>V1.2.1</td>
  14       <td>
  15         <ul>
  16           <li>Bugfixes for Cortex-A32</li>
  17         </ul>
  18       </td>
  19     </tr>
  20     <tr>
  21       <td>V1.2.0</td>
  22       <td>
  23         <ul>
  24           <li>Fixed GIC_SetPendingIRQ to use GICD_SGIR instead of GICD_SPENDSGIR
  25               for compliance with all GIC specification versions.</li>
  26           <li>Added missing DSP intrinsics.</li>
  27           <li>Reworked assembly intrinsics: volatile, barriers and clobbers.</li>
  28         </ul>
  29       </td>
  30     </tr>
  31     <tr>
  32       <td>V1.1.4</td>
  33       <td>
  34         <ul>
  35           <li>Fixed __FPU_Enable().</li>
  36         </ul>
  37       </td>
  38     </tr>
  39     <tr>
  40       <td>V1.1.3</td>
  41       <td>
  42         <ul>
  43           <li>Fixed __get_SP_usr()/__set_SP_usr() for ArmClang.</li>
  44           <li>Fixed zero argument handling in __CLZ() .</li>
  45         </ul>
  46       </td>
  47     </tr>
  48     <tr>
  49       <td>V1.1.2</td>
  50       <td>
  51         <ul>
  52           <li>Removed using get/set built-ins FPSCR in GCC >= 7.2 due to shortcomings.</li>
  53           <li>Fixed co-processor register access macros for Arm Compiler 5.</li>
  54         </ul>
  55       </td>
  56     </tr>
  57     <tr>
  58       <td>V1.1.1</td>
  59       <td>
  60         <ul>
  61           <li>Refactored L1 cache maintenance to be compiler agnostic.</li>
  62         </ul>
  63       </td>
  64     </tr>
  65     <tr>
  66       <td>V1.1.0</td>
  67       <td>
  68         <ul>
  69           <li>Added compiler_iccarm.h for IAR compiler.</li>
  70           <li>Added missing core access functions for Arm Compiler 5.</li>
  71           <li>Aligned access function to coprocessor 15.</li>
  72           <li>Additional generic Timer functions.</li>
  73           <li>Bug fixes and minor enhancements.</li>
  74         </ul>
  75       </td>
  76     </tr>
  77     <tr>
  78       <td>V1.0.0</td>
  79       <td>Initial Release for Cortex-A5/A7/A9 processors.</td>
  80     </tr>
  81 </table>