begriffs open source - cmsis/blob - CMSIS/DoxyGen/Core/src/Overview.txt

   1 /** \mainpage Overview
   2
   3 CMSIS-Core (Cortex-M) implements the basic run-time system for a Cortex-M device and gives the user access to the processor core and the device peripherals.
   4 In detail it defines:
   5  - <b>Hardware Abstraction Layer (HAL)</b> for Cortex-M processor registers with standardized  definitions for the SysTick, NVIC, System Control Block registers, MPU registers, FPU registers, and core access functions.
   6  - <b>System exception names</b> to interface to system exceptions without having compatibility issues.
   7  - <b>Methods to organize header files</b> that makes it easy to learn new Cortex-M microcontroller products and improve software portability. This includes naming conventions for device-specific interrupts.
   8  - <b>Methods for system initialization</b> to be used by each MCU vendor. For example, the standardized SystemInit() function is essential for configuring the clock system of the device.
   9  - <b>Intrinsic functions</b> used to generate CPU instructions that are not supported by standard C functions.
  10  - A variable to determine the <b>system clock frequency</b> which simplifies the setup the SysTick timer.
  11
  12
  13 The following sections provide details about the CMSIS-Core (Cortex-M):
  14  - \ref using_pg describes the project setup and shows a simple program example.
  15  - \ref using_TrustZone_pg "Using TrustZone&reg; for ARMv8-M" describes how to use the security extensions available in the ARMv8-M architecture.
  16  - \ref templates_pg describes the files of the CMSIS-Core (Cortex-M) in detail and explains how to adapt template files provided by ARM to silicon vendor devices.
  17  - \ref coreMISRA_Exceptions_pg describes the violations to the MISRA standard.
  18  - <a href="Modules.html">\b Reference </a> describe the features and functions of the \ref device_h_pg in detail.
  19  - <a href="Annotated.html">\b Data \b Structures </a> describe the data structures of the \ref device_h_pg in detail.
  20
  21 <hr>
  22
  23 CMSIS-Core (Cortex-M) in ARM::CMSIS Pack
  24 -----------------------------
  25
  26 Files relevant to CMSIS-Core (Cortex-M) are present in the following <b>ARM::CMSIS</b> directories:
  27 |File/Folder                   |Content                                                                 |
  28 |------------------------------|------------------------------------------------------------------------|
  29 |\b CMSIS\\Documentation\\Core | This documentation                                                     |
  30 |\b CMSIS\\Core\\Include       | CMSIS-Core (Cortex-M) header files (for example core_cm3.h, core_cmInstr.h, etc.) |
  31 |\b Device                     | \ref using_ARM_pg "ARM reference implementations" of Cortex-M devices  |
  32 |\b Device\\\_Template_Vendor  | \ref templates_pg for extension by silicon vendors                     |
  33
  34 <hr>
  35
  36 \section ref_v6-v8M Processor Support
  37
  38 CMSIS supports the complete range of <a href="http://www.arm.com/products/processors/cortex-m/index.php" target="_blank"><b>Cortex-M processors</b></a> (with exception of Cortex-M1) and
  39 the <a href="http://www.arm.com/products/processors/instruction-set-architectures/armv8-m-architecture.php" target="_blank"><b>ARMv8-M architecture</b></a> including security extensions.
  40
  41 \subsection ref_man_sec Cortex-M Reference Manuals
  42
  43 The Cortex-M Device Generic User Guides contain the programmers model and detailed information about the core peripherals and are available for:
  44
  45 - <a href="http://infocenter.arm.com/help/topic/com.arm.doc.dui0497a/DUI0497A_cortex_m0_r0p0_generic_ug.pdf" target="_blank"><b>Cortex-M0 Devices Generic User Guide</b></a> (ARMv6-M architecture)
  46 - <a href="http://infocenter.arm.com/help/topic/com.arm.doc.dui0662b/DUI0662B_cortex_m0p_r0p1_dgug.pdf" target="_blank"><b>Cortex-M0+ Devices Generic User Guide</b></a> (ARMv6-M architecture)
  47 - <a href="http://infocenter.arm.com/help/topic/com.arm.doc.dui0552a/DUI0552A_cortex_m3_dgug.pdf" target="_blank"><b>Cortex-M3 Devices Generic User Guide</b></a> (ARMv7-M architecture)
  48 - <a href="http://infocenter.arm.com/help/topic/com.arm.doc.dui0553a/DUI0553A_cortex_m4_dgug.pdf" target="_blank"><b>Cortex-M4 Devices Generic User Guide</b></a> (ARMv7-M architecture)
  49 - <a href="http://infocenter.arm.com/help/topic/com.arm.doc.dui0646a/DUI0646A_cortex_m7_dgug.pdf" target="_blank"><b>Cortex-M7 Devices Generic User Guide</b></a> (ARMv7-M architecture)
  50
  51 The \b Cortex-M23 and \b Cortex-M33 are described with Technical Reference Manuals that are available here:
  52 - <a href="http://infocenter.arm.com/help/topic/com.arm.doc.ddi0550c/cortex_m23_r1p0_technical_reference_manual_DDI0550C_en.pdf" target="_blank"><b>Cortex-M23 Technical Reference Manual</b></a> (ARMv8-M baseline architecture)
  53 - <a href="http://infocenter.arm.com/help/topic/com.arm.doc.100230_0002_00_en/cortex_m33_trm_100230_0002_00_en.pdf" target="_blank"><b>Cortex-M33 Technical Reference Manual</b></a> (ARMv8-M mainline architecture)
  54
  55 \subsection ARMv8M ARMv8-M Architecture
  56
  57 ARMv8-M introduces two profiles \b baseline (for power and area constrained applications) and \b mainline (full-featured with optional SIMD, floating-point, and co-processor extensions).
  58 Both ARMv8-M profiles are supported by CMSIS.
  59
  60 The ARMv8-M Architecture is described in the <a href="http://developer.arm.com/products/architecture/m-profile/docs/ddi0553/latest/armv8-m-architecture-reference-manual" target="_blank"><b>ARMv8-M Architecture Reference Manual</b></a>.
  61
  62 <hr>
  63
  64 \section tested_tools_sec Tested and Verified Toolchains
  65
  66 The \ref templates_pg supplied by ARM have been tested and verified with the following toolchains:
  67  - ARM: ARM Compiler V5.6 (not for Cortex-M23, Cortex-M33, ARMv8-M)
  68  - ARM: ARM Compiler V6.7
  69  - GNU: GNU Tools ARM Embedded 5.4 2016q3
  70  - IAR: IAR Embedded Workbench Kickstart Edition V6.10
  71
  72 <hr>
  73 */
  74 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
  75 /**
  76
  77 \page core_revisionHistory Revision History of CMSIS-Core (Cortex-M)
  78
  79 <table class="cmtable" summary="Core Exception Name">
  80     <tr>
  81       <th>Version</th>
  82       <th>Description</th>
  83     </tr>
  84     <tr>
  85       <td>V5.0.2</td>
  86       <td>
  87          Added macros  \ref \__UNALIGNED_UINT16_READ,  \ref \__UNALIGNED_UINT16_WRITE.\n
  88          Added macros  \ref \__UNALIGNED_UINT32_READ,  \ref \__UNALIGNED_UINT32_WRITE.\n
  89          Deprecated macro  \ref \__UNALIGNED_UINT32.\n
  90                  Changed \ref version_control_gr macros to be core agnostic. \n
  91                  Added \ref mpu_functions for Cortex-M0+/M3/M4/M7.
  92       </td>
  93     </tr>
  94     <tr>
  95       <td>V5.0.1</td>
  96       <td>
  97          Added: macro \ref \__PACKED_STRUCT. \n
  98          Added: uVisor support. \n
  99       </td>
 100     </tr>
 101     <tr>
 102       <td>V5.00</td>
 103       <td>
 104              Added: Cortex-M23, Cortex-M33 support.\n
 105          Added: macro __SAU_PRESENT with __SAU_REGION_PRESENT. \n
 106          Replaced: macro __SAU_PRESENT with __SAU_REGION_PRESENT. \n
 107          Reworked: SAU register and functions. \n
 108          Added: macro \ref \__ALIGNED. \n
 109          Updated: function \ref SCB_EnableICache. \n
 110          Added: cmsis_compiler.h with compiler specific CMSIS macros, functions, instructions. \n
 111          Added: macro \ref \__PACKED. \n
 112          Updated: compiler specific include files. \n
 113          Updated: core dependant include files. \n
 114          Removed: deprecated files core_cmfunc.h, core_cminstr.h, core_cmsimd.h.
 115       </td>
 116     </tr>
 117     <tr>
 118       <td>V5.00<br>Beta 6</td>
 119       <td>
 120          Added: SCB_CFSR register bit definitions. \n
 121          Added: function \ref NVIC_GetEnableIRQ. \n
 122          Updated: core instruction macros \ref \__NOP, \ref \__WFI, \ref \__WFE, \ref \__SEV for toolchain GCC.
 123       </td>
 124     </tr>
 125     <tr>
 126       <td>V5.00<br>Beta 5</td>
 127       <td>
 128          Moved: DSP libraries from CMSIS/DSP/Lib to CMSIS/Lib. \n
 129          Added: DSP libraries build projects to CMSIS pack.
 130       </td>
 131     </tr>
 132     <tr>
 133       <td>V5.00<br>Beta 4</td>
 134       <td>
 135          Updated: ARMv8M device files. \n
 136          Corrected: ARMv8MBL interrupts. \n
 137          Reworked: NVIC functions.
 138       </td>
 139     </tr>
 140     <tr>
 141       <td>V5.00<br>Beta 2</td>
 142       <td>
 143          Changed: ARMv8M SAU regions to 8. \n
 144          Changed: moved function \ref TZ_SAU_Setup to file partition_&lt;device&gt;.h. \n
 145          Changed: license under Apache-2.0. \n
 146          Added: check if macro is defined before use. \n
 147          Corrected: function \ref SCB_DisableDCache. \n
 148          Corrected: macros \ref \_VAL2FLD, \ref \_FLD2VAL. \n
 149                  Added: NVIC function virtualization with macros \ref CMSIS_NVIC_VIRTUAL and \ref CMSIS_VECTAB_VIRTUAL.
 150       </td>
 151     </tr>
 152     <tr>
 153       <td>V5.00<br>Beta 1</td>
 154       <td>
 155          Renamed: cmsis_armcc_V6.h to cmsis_armclang.h.\n
 156          Renamed: core\_*.h to lower case.\n
 157          Added: function \ref SCB_GetFPUType to all CMSIS cores.\n
 158          Added: ARMv8-M support.
 159        </td>
 160     </tr>
 161     <tr>
 162       <td>V4.30</td>
 163       <td>
 164          Corrected: DoxyGen function parameter comments.\n
 165          Corrected: IAR toolchain: removed for \ref NVIC_SystemReset the attribute(noreturn).\n
 166          Corrected: GCC toolchain: suppressed irrelevant compiler warnings.\n
 167          Added: Support files for ARM Compiler v6 (cmsis_armcc_v6.h).
 168       </td>
 169     </tr>
 170     <tr>
 171       <td>V4.20</td>
 172       <td>
 173          Corrected: MISRA-C:2004 violations. \n
 174          Corrected: predefined macro for TI CCS Compiler. \n
 175          Corrected: function \ref __SHADD16 in arm_math.h. \n
 176          Updated: cache functions for Cortex-M7. \n
 177          Added: macros \ref _VAL2FLD, \ref _FLD2VAL to core\_*.h. \n
 178          Updated: functions \ref __QASX, \ref __QSAX, \ref __SHASX, \ref __SHSAX. \n
 179                  Corrected: potential bug in function \ref __SHADD16.
 180           </td>
 181     </tr>
 182     <tr>
 183       <td>V4.10</td>
 184       <td>
 185          Corrected: MISRA-C:2004 violations. \n
 186          Corrected: intrinsic functions \ref __DSB, \ref __DMB, \ref __ISB. \n
 187          Corrected: register definitions for ITCMCR register. \n
 188          Corrected: register definitions for \ref CONTROL_Type register. \n
 189          Added: functions \ref SCB_GetFPUType, \ref SCB_InvalidateDCache_by_Addr to core_cm7.h. \n
 190          Added: register definitions for \ref APSR_Type, \ref IPSR_Type, \ref xPSR_Type register. \n
 191          Added: \ref __set_BASEPRI_MAX function to core_cmFunc.h. \n
 192          Added: intrinsic functions \ref __RBIT, \ref __CLZ  for Cortex-M0/CortexM0+. \n
 193           </td>
 194     </tr>
 195     <tr>
 196       <td>V4.00</td>
 197       <td>
 198              Added: Cortex-M7 support.\n
 199          Added: intrinsic functions for \ref __RRX, \ref __LDRBT, \ref __LDRHT, \ref __LDRT, \ref __STRBT, \ref __STRHT, and \ref __STRT  \n
 200           </td>
 201     </tr>
 202     <tr>
 203       <td>V3.40</td>
 204       <td>Corrected: C++ include guard settings.\n
 205           </td>
 206     </tr>
 207     <tr>
 208       <td>V3.30</td>
 209       <td>Added: COSMIC tool chain support.\n
 210           Corrected: GCC __SMLALDX instruction intrinsic for Cortex-M4.\n
 211           Corrected: GCC __SMLALD instruction intrinsic for Cortex-M4.\n
 212           Corrected: GCC/CLang warnings.\n
 213           </td>
 214     </tr>
 215     <tr>
 216       <td>V3.20</td>
 217       <td>Added: \ref __BKPT instruction intrinsic.\n
 218           Added: \ref __SMMLA instruction intrinsic for Cortex-M4.\n
 219           Corrected: \ref ITM_SendChar.\n
 220           Corrected: \ref __enable_irq, \ref __disable_irq and inline assembly for GCC Compiler.\n
 221           Corrected: \ref NVIC_GetPriority and VTOR_TBLOFF for Cortex-M0/M0+, SC000. \n
 222           Corrected: rework of in-line assembly functions to remove potential compiler warnings.\n
 223       </td>
 224     </tr>
 225     <tr>
 226       <td>V3.01</td>
 227       <td>Added support for Cortex-M0+ processor. \n
 228           </td>
 229     </tr>
 230     <tr>
 231       <td>V3.00</td>
 232       <td>Added support for GNU GCC ARM Embedded Compiler. \n
 233                   Added function \ref __ROR.\n
 234                   Added \ref regMap_pg for TPIU, DWT. \n
 235                   Added support for \ref core_config_sect "SC000 and SC300 processors".\n
 236                   Corrected \ref ITM_SendChar function. \n
 237                   Corrected the functions \ref __STREXB, \ref __STREXH, \ref __STREXW for the GNU GCC compiler section. \n
 238                   Documentation restructured.
 239           </td>
 240     </tr>
 241     <tr>
 242       <td>V2.10</td>
 243       <td>Updated documentation.\n
 244           Updated CMSIS core include files.\n
 245           Changed CMSIS/Device folder structure.\n
 246           Added support for Cortex-M0, Cortex-M4 w/o FPU to CMSIS DSP library.\n
 247           Reworked CMSIS DSP library examples.
 248       </td>
 249     </tr>
 250     <tr>
 251       <td>V2.00</td>
 252       <td>Added support for Cortex-M4 processor.</td>
 253     </tr>
 254     <tr>
 255       <td>V1.30</td>
 256       <td>Reworked Startup Concept.\n
 257           Added additional Debug Functionality.\n
 258           Changed folder structure.\n
 259           Added doxygen comments.\n
 260           Added definitions for bit.
 261       </td>
 262     </tr>
 263     <tr>
 264       <td>V1.01</td>
 265       <td>Added support for Cortex-M0 processor.</td>
 266     </tr>
 267     <tr>
 268       <td>V1.01</td>
 269       <td>Added intrinsic functions for \ref __LDREXB, \ref __LDREXH, \ref __LDREXW, \ref __STREXB, \ref __STREXH, \ref __STREXW, and \ref __CLREX</td>
 270     </tr>
 271     <tr>
 272       <td>V1.00</td>
 273       <td>Initial Release for Cortex-M3 processor.</td>
 274     </tr>
 275 </table>
 276
 277 */
 278
 279