begriffs open source - cmsis/blob - CMSIS/Core/Include/cmsis_armclang.h

   1 /**************************************************************************//**
   2  * @file     cmsis_armclang.h
   3  * @brief    CMSIS compiler ARMCLANG (ARM compiler V6) header file
   4  * @version  V5.0.3
   5  * @date     27. March 2017
   6  ******************************************************************************/
   7 /*
   8  * Copyright (c) 2009-2017 ARM Limited. All rights reserved.
   9  *
  10  * SPDX-License-Identifier: Apache-2.0
  11  *
  12  * Licensed under the Apache License, Version 2.0 (the License); you may
  13  * not use this file except in compliance with the License.
  14  * You may obtain a copy of the License at
  15  *
  16  * www.apache.org/licenses/LICENSE-2.0
  17  *
  18  * Unless required by applicable law or agreed to in writing, software
  19  * distributed under the License is distributed on an AS IS BASIS, WITHOUT
  20  * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
  21  * See the License for the specific language governing permissions and
  22  * limitations under the License.
  23  */
  24
  25 /*lint -esym(9058, IRQn)*/ /* disable MISRA 2012 Rule 2.4 for IRQn */
  26
  27 #ifndef __CMSIS_ARMCLANG_H
  28 #define __CMSIS_ARMCLANG_H
  29
  30 #ifndef __ARM_COMPAT_H
  31 #include <arm_compat.h>    /* Compatibility header for ARM Compiler 5 intrinsics */
  32 #endif
  33
  34 /* CMSIS compiler specific defines */
  35 #ifndef   __ASM
  36   #define __ASM                                  __asm
  37 #endif
  38 #ifndef   __INLINE
  39   #define __INLINE                               __inline
  40 #endif
  41 #ifndef   __STATIC_INLINE
  42   #define __STATIC_INLINE                        static __inline
  43 #endif
  44 #ifndef   __NO_RETURN
  45   #define __NO_RETURN                            __attribute__((noreturn))
  46 #endif
  47 #ifndef   __USED
  48   #define __USED                                 __attribute__((used))
  49 #endif
  50 #ifndef   __WEAK
  51   #define __WEAK                                 __attribute__((weak))
  52 #endif
  53 #ifndef   __PACKED
  54   #define __PACKED                               __attribute__((packed, aligned(1)))
  55 #endif
  56 #ifndef   __PACKED_STRUCT
  57   #define __PACKED_STRUCT                        struct __attribute__((packed, aligned(1)))
  58 #endif
  59 #ifndef   __PACKED_UNION
  60   #define __PACKED_UNION                         union __attribute__((packed, aligned(1)))
  61 #endif
  62 #ifndef   __UNALIGNED_UINT32        /* deprecated */
  63   #pragma clang diagnostic push
  64   #pragma clang diagnostic ignored "-Wpacked"
  65 /*lint -esym(9058, T_UINT32)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32 */
  66   struct __attribute__((packed)) T_UINT32 { uint32_t v; };
  67   #pragma clang diagnostic pop
  68   #define __UNALIGNED_UINT32(x)                  (((struct T_UINT32 *)(x))->v)
  69 #endif
  70 #ifndef   __UNALIGNED_UINT16_WRITE
  71   #pragma clang diagnostic push
  72   #pragma clang diagnostic ignored "-Wpacked"
  73 /*lint -esym(9058, T_UINT16_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_WRITE */
  74   __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };
  75   #pragma clang diagnostic pop
  76   #define __UNALIGNED_UINT16_WRITE(addr, val)    (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))
  77 #endif
  78 #ifndef   __UNALIGNED_UINT16_READ
  79   #pragma clang diagnostic push
  80   #pragma clang diagnostic ignored "-Wpacked"
  81 /*lint -esym(9058, T_UINT16_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_READ */
  82   __PACKED_STRUCT T_UINT16_READ { uint16_t v; };
  83   #pragma clang diagnostic pop
  84   #define __UNALIGNED_UINT16_READ(addr)          (((const struct T_UINT16_READ *)(const void *)(addr))->v)
  85 #endif
  86 #ifndef   __UNALIGNED_UINT32_WRITE
  87   #pragma clang diagnostic push
  88   #pragma clang diagnostic ignored "-Wpacked"
  89 /*lint -esym(9058, T_UINT32_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_WRITE */
  90   __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };
  91   #pragma clang diagnostic pop
  92   #define __UNALIGNED_UINT32_WRITE(addr, val)    (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))
  93 #endif
  94 #ifndef   __UNALIGNED_UINT32_READ
  95   #pragma clang diagnostic push
  96   #pragma clang diagnostic ignored "-Wpacked"
  97 /*lint -esym(9058, T_UINT32_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_READ */
  98   __PACKED_STRUCT T_UINT32_READ { uint32_t v; };
  99   #pragma clang diagnostic pop
 100   #define __UNALIGNED_UINT32_READ(addr)          (((const struct T_UINT32_READ *)(const void *)(addr))->v)
 101 #endif
 102 #ifndef   __ALIGNED
 103   #define __ALIGNED(x)                           __attribute__((aligned(x)))
 104 #endif
 105 #ifndef   __RESTRICT
 106   #define __RESTRICT                             __restrict
 107 #endif
 108
 109
 110 /* ###########################  Core Function Access  ########################### */
 111 /** \ingroup  CMSIS_Core_FunctionInterface
 112     \defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions
 113   @{
 114  */
 115
 116 /**
 117   \brief   Enable IRQ Interrupts
 118   \details Enables IRQ interrupts by clearing the I-bit in the CPSR.
 119            Can only be executed in Privileged modes.
 120  */
 121 /* intrinsic void __enable_irq();  see arm_compat.h */
 122
 123
 124 /**
 125   \brief   Disable IRQ Interrupts
 126   \details Disables IRQ interrupts by setting the I-bit in the CPSR.
 127            Can only be executed in Privileged modes.
 128  */
 129 /* intrinsic void __disable_irq();  see arm_compat.h */
 130
 131
 132 /**
 133   \brief   Get Control Register
 134   \details Returns the content of the Control Register.
 135   \return               Control Register value
 136  */
 137 __attribute__((always_inline)) __STATIC_INLINE uint32_t __get_CONTROL(void)
 138 {
 139   uint32_t result;
 140
 141   __ASM volatile ("MRS %0, control" : "=r" (result) );
 142   return(result);
 143 }
 144
 145
 146 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 147 /**
 148   \brief   Get Control Register (non-secure)
 149   \details Returns the content of the non-secure Control Register when in secure mode.
 150   \return               non-secure Control Register value
 151  */
 152 __attribute__((always_inline)) __STATIC_INLINE uint32_t __TZ_get_CONTROL_NS(void)
 153 {
 154   uint32_t result;
 155
 156   __ASM volatile ("MRS %0, control_ns" : "=r" (result) );
 157   return(result);
 158 }
 159 #endif
 160
 161
 162 /**
 163   \brief   Set Control Register
 164   \details Writes the given value to the Control Register.
 165   \param [in]    control  Control Register value to set
 166  */
 167 __attribute__((always_inline)) __STATIC_INLINE void __set_CONTROL(uint32_t control)
 168 {
 169   __ASM volatile ("MSR control, %0" : : "r" (control) : "memory");
 170 }
 171
 172
 173 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 174 /**
 175   \brief   Set Control Register (non-secure)
 176   \details Writes the given value to the non-secure Control Register when in secure state.
 177   \param [in]    control  Control Register value to set
 178  */
 179 __attribute__((always_inline)) __STATIC_INLINE void __TZ_set_CONTROL_NS(uint32_t control)
 180 {
 181   __ASM volatile ("MSR control_ns, %0" : : "r" (control) : "memory");
 182 }
 183 #endif
 184
 185
 186 /**
 187   \brief   Get IPSR Register
 188   \details Returns the content of the IPSR Register.
 189   \return               IPSR Register value
 190  */
 191 __attribute__((always_inline)) __STATIC_INLINE uint32_t __get_IPSR(void)
 192 {
 193   uint32_t result;
 194
 195   __ASM volatile ("MRS %0, ipsr" : "=r" (result) );
 196   return(result);
 197 }
 198
 199
 200 /**
 201   \brief   Get APSR Register
 202   \details Returns the content of the APSR Register.
 203   \return               APSR Register value
 204  */
 205 __attribute__((always_inline)) __STATIC_INLINE uint32_t __get_APSR(void)
 206 {
 207   uint32_t result;
 208
 209   __ASM volatile ("MRS %0, apsr" : "=r" (result) );
 210   return(result);
 211 }
 212
 213
 214 /**
 215   \brief   Get xPSR Register
 216   \details Returns the content of the xPSR Register.
 217   \return               xPSR Register value
 218  */
 219 __attribute__((always_inline)) __STATIC_INLINE uint32_t __get_xPSR(void)
 220 {
 221   uint32_t result;
 222
 223   __ASM volatile ("MRS %0, xpsr" : "=r" (result) );
 224   return(result);
 225 }
 226
 227
 228 /**
 229   \brief   Get Process Stack Pointer
 230   \details Returns the current value of the Process Stack Pointer (PSP).
 231   \return               PSP Register value
 232  */
 233 __attribute__((always_inline)) __STATIC_INLINE uint32_t __get_PSP(void)
 234 {
 235   register uint32_t result;
 236
 237   __ASM volatile ("MRS %0, psp"  : "=r" (result) );
 238   return(result);
 239 }
 240
 241
 242 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 243 /**
 244   \brief   Get Process Stack Pointer (non-secure)
 245   \details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.
 246   \return               PSP Register value
 247  */
 248 __attribute__((always_inline)) __STATIC_INLINE uint32_t __TZ_get_PSP_NS(void)
 249 {
 250   register uint32_t result;
 251
 252   __ASM volatile ("MRS %0, psp_ns"  : "=r" (result) );
 253   return(result);
 254 }
 255 #endif
 256
 257
 258 /**
 259   \brief   Set Process Stack Pointer
 260   \details Assigns the given value to the Process Stack Pointer (PSP).
 261   \param [in]    topOfProcStack  Process Stack Pointer value to set
 262  */
 263 __attribute__((always_inline)) __STATIC_INLINE void __set_PSP(uint32_t topOfProcStack)
 264 {
 265   __ASM volatile ("MSR psp, %0" : : "r" (topOfProcStack) : );
 266 }
 267
 268
 269 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 270 /**
 271   \brief   Set Process Stack Pointer (non-secure)
 272   \details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.
 273   \param [in]    topOfProcStack  Process Stack Pointer value to set
 274  */
 275 __attribute__((always_inline)) __STATIC_INLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)
 276 {
 277   __ASM volatile ("MSR psp_ns, %0" : : "r" (topOfProcStack) : );
 278 }
 279 #endif
 280
 281
 282 /**
 283   \brief   Get Main Stack Pointer
 284   \details Returns the current value of the Main Stack Pointer (MSP).
 285   \return               MSP Register value
 286  */
 287 __attribute__((always_inline)) __STATIC_INLINE uint32_t __get_MSP(void)
 288 {
 289   register uint32_t result;
 290
 291   __ASM volatile ("MRS %0, msp" : "=r" (result) );
 292   return(result);
 293 }
 294
 295
 296 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 297 /**
 298   \brief   Get Main Stack Pointer (non-secure)
 299   \details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.
 300   \return               MSP Register value
 301  */
 302 __attribute__((always_inline)) __STATIC_INLINE uint32_t __TZ_get_MSP_NS(void)
 303 {
 304   register uint32_t result;
 305
 306   __ASM volatile ("MRS %0, msp_ns" : "=r" (result) );
 307   return(result);
 308 }
 309 #endif
 310
 311
 312 /**
 313   \brief   Set Main Stack Pointer
 314   \details Assigns the given value to the Main Stack Pointer (MSP).
 315   \param [in]    topOfMainStack  Main Stack Pointer value to set
 316  */
 317 __attribute__((always_inline)) __STATIC_INLINE void __set_MSP(uint32_t topOfMainStack)
 318 {
 319   __ASM volatile ("MSR msp, %0" : : "r" (topOfMainStack) : );
 320 }
 321
 322
 323 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 324 /**
 325   \brief   Set Main Stack Pointer (non-secure)
 326   \details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.
 327   \param [in]    topOfMainStack  Main Stack Pointer value to set
 328  */
 329 __attribute__((always_inline)) __STATIC_INLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)
 330 {
 331   __ASM volatile ("MSR msp_ns, %0" : : "r" (topOfMainStack) : );
 332 }
 333 #endif
 334
 335
 336 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 337 /**
 338   \brief   Get Stack Pointer (non-secure)
 339   \details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.
 340   \return               SP Register value
 341  */
 342 __attribute__((always_inline)) __STATIC_INLINE uint32_t __TZ_get_SP_NS(void)
 343 {
 344   register uint32_t result;
 345
 346   __ASM volatile ("MRS %0, sp_ns" : "=r" (result) );
 347   return(result);
 348 }
 349
 350
 351 /**
 352   \brief   Set Stack Pointer (non-secure)
 353   \details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.
 354   \param [in]    topOfStack  Stack Pointer value to set
 355  */
 356 __attribute__((always_inline)) __STATIC_INLINE void __TZ_set_SP_NS(uint32_t topOfStack)
 357 {
 358   __ASM volatile ("MSR sp_ns, %0" : : "r" (topOfStack) : );
 359 }
 360 #endif
 361
 362
 363 /**
 364   \brief   Get Priority Mask
 365   \details Returns the current state of the priority mask bit from the Priority Mask Register.
 366   \return               Priority Mask value
 367  */
 368 __attribute__((always_inline)) __STATIC_INLINE uint32_t __get_PRIMASK(void)
 369 {
 370   uint32_t result;
 371
 372   __ASM volatile ("MRS %0, primask" : "=r" (result) );
 373   return(result);
 374 }
 375
 376
 377 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 378 /**
 379   \brief   Get Priority Mask (non-secure)
 380   \details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.
 381   \return               Priority Mask value
 382  */
 383 __attribute__((always_inline)) __STATIC_INLINE uint32_t __TZ_get_PRIMASK_NS(void)
 384 {
 385   uint32_t result;
 386
 387   __ASM volatile ("MRS %0, primask_ns" : "=r" (result) );
 388   return(result);
 389 }
 390 #endif
 391
 392
 393 /**
 394   \brief   Set Priority Mask
 395   \details Assigns the given value to the Priority Mask Register.
 396   \param [in]    priMask  Priority Mask
 397  */
 398 __attribute__((always_inline)) __STATIC_INLINE void __set_PRIMASK(uint32_t priMask)
 399 {
 400   __ASM volatile ("MSR primask, %0" : : "r" (priMask) : "memory");
 401 }
 402
 403
 404 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 405 /**
 406   \brief   Set Priority Mask (non-secure)
 407   \details Assigns the given value to the non-secure Priority Mask Register when in secure state.
 408   \param [in]    priMask  Priority Mask
 409  */
 410 __attribute__((always_inline)) __STATIC_INLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)
 411 {
 412   __ASM volatile ("MSR primask_ns, %0" : : "r" (priMask) : "memory");
 413 }
 414 #endif
 415
 416
 417 #if ((defined (__ARM_ARCH_7M__      ) && (__ARM_ARCH_7M__      == 1)) || \
 418      (defined (__ARM_ARCH_7EM__     ) && (__ARM_ARCH_7EM__     == 1)) || \
 419      (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1))    )
 420 /**
 421   \brief   Enable FIQ
 422   \details Enables FIQ interrupts by clearing the F-bit in the CPSR.
 423            Can only be executed in Privileged modes.
 424  */
 425 #define __enable_fault_irq                __enable_fiq   /* see arm_compat.h */
 426
 427
 428 /**
 429   \brief   Disable FIQ
 430   \details Disables FIQ interrupts by setting the F-bit in the CPSR.
 431            Can only be executed in Privileged modes.
 432  */
 433 #define __disable_fault_irq               __disable_fiq   /* see arm_compat.h */
 434
 435
 436 /**
 437   \brief   Get Base Priority
 438   \details Returns the current value of the Base Priority register.
 439   \return               Base Priority register value
 440  */
 441 __attribute__((always_inline)) __STATIC_INLINE uint32_t __get_BASEPRI(void)
 442 {
 443   uint32_t result;
 444
 445   __ASM volatile ("MRS %0, basepri" : "=r" (result) );
 446   return(result);
 447 }
 448
 449
 450 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 451 /**
 452   \brief   Get Base Priority (non-secure)
 453   \details Returns the current value of the non-secure Base Priority register when in secure state.
 454   \return               Base Priority register value
 455  */
 456 __attribute__((always_inline)) __STATIC_INLINE uint32_t __TZ_get_BASEPRI_NS(void)
 457 {
 458   uint32_t result;
 459
 460   __ASM volatile ("MRS %0, basepri_ns" : "=r" (result) );
 461   return(result);
 462 }
 463 #endif
 464
 465
 466 /**
 467   \brief   Set Base Priority
 468   \details Assigns the given value to the Base Priority register.
 469   \param [in]    basePri  Base Priority value to set
 470  */
 471 __attribute__((always_inline)) __STATIC_INLINE void __set_BASEPRI(uint32_t basePri)
 472 {
 473   __ASM volatile ("MSR basepri, %0" : : "r" (basePri) : "memory");
 474 }
 475
 476
 477 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 478 /**
 479   \brief   Set Base Priority (non-secure)
 480   \details Assigns the given value to the non-secure Base Priority register when in secure state.
 481   \param [in]    basePri  Base Priority value to set
 482  */
 483 __attribute__((always_inline)) __STATIC_INLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)
 484 {
 485   __ASM volatile ("MSR basepri_ns, %0" : : "r" (basePri) : "memory");
 486 }
 487 #endif
 488
 489
 490 /**
 491   \brief   Set Base Priority with condition
 492   \details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,
 493            or the new value increases the BASEPRI priority level.
 494   \param [in]    basePri  Base Priority value to set
 495  */
 496 __attribute__((always_inline)) __STATIC_INLINE void __set_BASEPRI_MAX(uint32_t basePri)
 497 {
 498   __ASM volatile ("MSR basepri_max, %0" : : "r" (basePri) : "memory");
 499 }
 500
 501
 502 /**
 503   \brief   Get Fault Mask
 504   \details Returns the current value of the Fault Mask register.
 505   \return               Fault Mask register value
 506  */
 507 __attribute__((always_inline)) __STATIC_INLINE uint32_t __get_FAULTMASK(void)
 508 {
 509   uint32_t result;
 510
 511   __ASM volatile ("MRS %0, faultmask" : "=r" (result) );
 512   return(result);
 513 }
 514
 515
 516 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 517 /**
 518   \brief   Get Fault Mask (non-secure)
 519   \details Returns the current value of the non-secure Fault Mask register when in secure state.
 520   \return               Fault Mask register value
 521  */
 522 __attribute__((always_inline)) __STATIC_INLINE uint32_t __TZ_get_FAULTMASK_NS(void)
 523 {
 524   uint32_t result;
 525
 526   __ASM volatile ("MRS %0, faultmask_ns" : "=r" (result) );
 527   return(result);
 528 }
 529 #endif
 530
 531
 532 /**
 533   \brief   Set Fault Mask
 534   \details Assigns the given value to the Fault Mask register.
 535   \param [in]    faultMask  Fault Mask value to set
 536  */
 537 __attribute__((always_inline)) __STATIC_INLINE void __set_FAULTMASK(uint32_t faultMask)
 538 {
 539   __ASM volatile ("MSR faultmask, %0" : : "r" (faultMask) : "memory");
 540 }
 541
 542
 543 #if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))
 544 /**
 545   \brief   Set Fault Mask (non-secure)
 546   \details Assigns the given value to the non-secure Fault Mask register when in secure state.
 547   \param [in]    faultMask  Fault Mask value to set
 548  */
 549 __attribute__((always_inline)) __STATIC_INLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)
 550 {
 551   __ASM volatile ("MSR faultmask_ns, %0" : : "r" (faultMask) : "memory");
 552 }
 553 #endif
 554
 555 #endif /* ((defined (__ARM_ARCH_7M__      ) && (__ARM_ARCH_7M__      == 1)) || \
 556            (defined (__ARM_ARCH_7EM__     ) && (__ARM_ARCH_7EM__     == 1)) || \
 557            (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1))    ) */
 558
 559
 560 #if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \
 561      (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1))    )
 562
 563 /**
 564   \brief   Get Process Stack Pointer Limit
 565   \details Returns the current value of the Process Stack Pointer Limit (PSPLIM).
 566   \return               PSPLIM Register value
 567  */
 568 __attribute__((always_inline)) __STATIC_INLINE uint32_t __get_PSPLIM(void)
 569 {
 570   register uint32_t result;
 571
 572   __ASM volatile ("MRS %0, psplim"  : "=r" (result) );
 573   return(result);
 574 }
 575
 576
 577 #if ((defined (__ARM_FEATURE_CMSE  ) && (__ARM_FEATURE_CMSE   == 3)) && \
 578      (defined (__ARM_ARCH_8M_MAIN__) && (__ARM_ARCH_8M_MAIN__ == 1))    )
 579 /**
 580   \brief   Get Process Stack Pointer Limit (non-secure)
 581   \details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.
 582   \return               PSPLIM Register value
 583  */
 584 __attribute__((always_inline)) __STATIC_INLINE uint32_t __TZ_get_PSPLIM_NS(void)
 585 {
 586   register uint32_t result;
 587
 588   __ASM volatile ("MRS %0, psplim_ns"  : "=r" (result) );
 589   return(result);
 590 }
 591 #endif
 592
 593
 594 /**
 595   \brief   Set Process Stack Pointer Limit
 596   \details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).
 597   \param [in]    ProcStackPtrLimit  Process Stack Pointer Limit value to set
 598  */
 599 __attribute__((always_inline)) __STATIC_INLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)
 600 {
 601   __ASM volatile ("MSR psplim, %0" : : "r" (ProcStackPtrLimit));
 602 }
 603
 604
 605 #if ((defined (__ARM_FEATURE_CMSE  ) && (__ARM_FEATURE_CMSE   == 3)) && \
 606      (defined (__ARM_ARCH_8M_MAIN__) && (__ARM_ARCH_8M_MAIN__ == 1))    )
 607 /**
 608   \brief   Set Process Stack Pointer (non-secure)
 609   \details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.
 610   \param [in]    ProcStackPtrLimit  Process Stack Pointer Limit value to set
 611  */
 612 __attribute__((always_inline)) __STATIC_INLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)
 613 {
 614   __ASM volatile ("MSR psplim_ns, %0\n" : : "r" (ProcStackPtrLimit));
 615 }
 616 #endif
 617
 618
 619 /**
 620   \brief   Get Main Stack Pointer Limit
 621   \details Returns the current value of the Main Stack Pointer Limit (MSPLIM).
 622   \return               MSPLIM Register value
 623  */
 624 __attribute__((always_inline)) __STATIC_INLINE uint32_t __get_MSPLIM(void)
 625 {
 626   register uint32_t result;
 627
 628   __ASM volatile ("MRS %0, msplim" : "=r" (result) );
 629
 630   return(result);
 631 }
 632
 633
 634 #if ((defined (__ARM_FEATURE_CMSE  ) && (__ARM_FEATURE_CMSE   == 3)) && \
 635      (defined (__ARM_ARCH_8M_MAIN__) && (__ARM_ARCH_8M_MAIN__ == 1))    )
 636 /**
 637   \brief   Get Main Stack Pointer Limit (non-secure)
 638   \details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.
 639   \return               MSPLIM Register value
 640  */
 641 __attribute__((always_inline)) __STATIC_INLINE uint32_t __TZ_get_MSPLIM_NS(void)
 642 {
 643   register uint32_t result;
 644
 645   __ASM volatile ("MRS %0, msplim_ns" : "=r" (result) );
 646   return(result);
 647 }
 648 #endif
 649
 650
 651 /**
 652   \brief   Set Main Stack Pointer Limit
 653   \details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).
 654   \param [in]    MainStackPtrLimit  Main Stack Pointer Limit value to set
 655  */
 656 __attribute__((always_inline)) __STATIC_INLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)
 657 {
 658   __ASM volatile ("MSR msplim, %0" : : "r" (MainStackPtrLimit));
 659 }
 660
 661
 662 #if ((defined (__ARM_FEATURE_CMSE  ) && (__ARM_FEATURE_CMSE   == 3)) && \
 663      (defined (__ARM_ARCH_8M_MAIN__) && (__ARM_ARCH_8M_MAIN__ == 1))    )
 664 /**
 665   \brief   Set Main Stack Pointer Limit (non-secure)
 666   \details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.
 667   \param [in]    MainStackPtrLimit  Main Stack Pointer value to set
 668  */
 669 __attribute__((always_inline)) __STATIC_INLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)
 670 {
 671   __ASM volatile ("MSR msplim_ns, %0" : : "r" (MainStackPtrLimit));
 672 }
 673 #endif
 674
 675 #endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \
 676            (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1))    ) */
 677
 678
 679 #if ((defined (__ARM_ARCH_7EM__     ) && (__ARM_ARCH_7EM__     == 1)) || \
 680      (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1))    )
 681
 682 /**
 683   \brief   Get FPSCR
 684   \details Returns the current value of the Floating Point Status/Control register.
 685   \return               Floating Point Status/Control register value
 686  */
 687 #define __get_FPSCR      __builtin_arm_get_fpscr
 688
 689 /**
 690   \brief   Set FPSCR
 691   \details Assigns the given value to the Floating Point Status/Control register.
 692   \param [in]    fpscr  Floating Point Status/Control value to set
 693  */
 694 #define __set_FPSCR      __builtin_arm_set_fpscr
 695
 696 #endif /* ((defined (__ARM_ARCH_7EM__     ) && (__ARM_ARCH_7EM__     == 1)) || \
 697            (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1))    ) */
 698
 699
 700
 701 /*@} end of CMSIS_Core_RegAccFunctions */
 702
 703
 704 /* ##########################  Core Instruction Access  ######################### */
 705 /** \defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface
 706   Access to dedicated instructions
 707   @{
 708 */
 709
 710 /* Define macros for porting to both thumb1 and thumb2.
 711  * For thumb1, use low register (r0-r7), specified by constraint "l"
 712  * Otherwise, use general registers, specified by constraint "r" */
 713 #if defined (__thumb__) && !defined (__thumb2__)
 714 #define __CMSIS_GCC_OUT_REG(r) "=l" (r)
 715 #define __CMSIS_GCC_USE_REG(r) "l" (r)
 716 #else
 717 #define __CMSIS_GCC_OUT_REG(r) "=r" (r)
 718 #define __CMSIS_GCC_USE_REG(r) "r" (r)
 719 #endif
 720
 721 /**
 722   \brief   No Operation
 723   \details No Operation does nothing. This instruction can be used for code alignment purposes.
 724  */
 725 #define __NOP          __builtin_arm_nop
 726
 727 /**
 728   \brief   Wait For Interrupt
 729   \details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.
 730  */
 731 #define __WFI          __builtin_arm_wfi
 732
 733
 734 /**
 735   \brief   Wait For Event
 736   \details Wait For Event is a hint instruction that permits the processor to enter
 737            a low-power state until one of a number of events occurs.
 738  */
 739 #define __WFE          __builtin_arm_wfe
 740
 741
 742 /**
 743   \brief   Send Event
 744   \details Send Event is a hint instruction. It causes an event to be signaled to the CPU.
 745  */
 746 #define __SEV          __builtin_arm_sev
 747
 748
 749 /**
 750   \brief   Instruction Synchronization Barrier
 751   \details Instruction Synchronization Barrier flushes the pipeline in the processor,
 752            so that all instructions following the ISB are fetched from cache or memory,
 753            after the instruction has been completed.
 754  */
 755 #define __ISB()        __builtin_arm_isb(0xF);
 756
 757 /**
 758   \brief   Data Synchronization Barrier
 759   \details Acts as a special kind of Data Memory Barrier.
 760            It completes when all explicit memory accesses before this instruction complete.
 761  */
 762 #define __DSB()        __builtin_arm_dsb(0xF);
 763
 764
 765 /**
 766   \brief   Data Memory Barrier
 767   \details Ensures the apparent order of the explicit memory operations before
 768            and after the instruction, without ensuring their completion.
 769  */
 770 #define __DMB()        __builtin_arm_dmb(0xF);
 771
 772
 773 /**
 774   \brief   Reverse byte order (32 bit)
 775   \details Reverses the byte order in integer value.
 776   \param [in]    value  Value to reverse
 777   \return               Reversed value
 778  */
 779 #define __REV          __builtin_bswap32
 780
 781
 782 /**
 783   \brief   Reverse byte order (16 bit)
 784   \details Reverses the byte order in two unsigned short values.
 785   \param [in]    value  Value to reverse
 786   \return               Reversed value
 787  */
 788 #define __REV16          __builtin_bswap16
 789
 790
 791 /**
 792   \brief   Reverse byte order in signed short value
 793   \details Reverses the byte order in a signed short value with sign extension to integer.
 794   \param [in]    value  Value to reverse
 795   \return               Reversed value
 796  */
 797 __attribute__((always_inline)) __STATIC_INLINE int16_t __REVSH(int16_t value)
 798 {
 799   int16_t result;
 800
 801   __ASM volatile ("revsh %0, %1" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );
 802
 803   return result;
 804 }
 805
 806
 807 /**
 808   \brief   Rotate Right in unsigned value (32 bit)
 809   \details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.
 810   \param [in]    op1  Value to rotate
 811   \param [in]    op2  Number of Bits to rotate
 812   \return               Rotated value
 813  */
 814 __attribute__((always_inline)) __STATIC_INLINE uint32_t __ROR(uint32_t op1, uint32_t op2)
 815 {
 816   return (op1 >> op2) | (op1 << (32U - op2));
 817 }
 818
 819
 820 /**
 821   \brief   Breakpoint
 822   \details Causes the processor to enter Debug state.
 823            Debug tools can use this to investigate system state when the instruction at a particular address is reached.
 824   \param [in]    value  is ignored by the processor.
 825                  If required, a debugger can use it to store additional information about the breakpoint.
 826  */
 827 #define __BKPT(value)     __ASM volatile ("bkpt "#value)
 828
 829
 830 /**
 831   \brief   Reverse bit order of value
 832   \details Reverses the bit order of the given value.
 833   \param [in]    value  Value to reverse
 834   \return               Reversed value
 835  */
 836 #define __RBIT            __builtin_arm_rbit
 837
 838 /**
 839   \brief   Count leading zeros
 840   \details Counts the number of leading zeros of a data value.
 841   \param [in]  value  Value to count the leading zeros
 842   \return             number of leading zeros in value
 843  */
 844 #define __CLZ             __builtin_clz
 845
 846
 847 #if ((defined (__ARM_ARCH_7M__      ) && (__ARM_ARCH_7M__      == 1)) || \
 848      (defined (__ARM_ARCH_7EM__     ) && (__ARM_ARCH_7EM__     == 1)) || \
 849      (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \
 850      (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1))    )
 851 /**
 852   \brief   LDR Exclusive (8 bit)
 853   \details Executes a exclusive LDR instruction for 8 bit value.
 854   \param [in]    ptr  Pointer to data
 855   \return             value of type uint8_t at (*ptr)
 856  */
 857 #define __LDREXB        (uint8_t)__builtin_arm_ldrex
 858
 859
 860 /**
 861   \brief   LDR Exclusive (16 bit)
 862   \details Executes a exclusive LDR instruction for 16 bit values.
 863   \param [in]    ptr  Pointer to data
 864   \return        value of type uint16_t at (*ptr)
 865  */
 866 #define __LDREXH        (uint16_t)__builtin_arm_ldrex
 867
 868
 869 /**
 870   \brief   LDR Exclusive (32 bit)
 871   \details Executes a exclusive LDR instruction for 32 bit values.
 872   \param [in]    ptr  Pointer to data
 873   \return        value of type uint32_t at (*ptr)
 874  */
 875 #define __LDREXW        (uint32_t)__builtin_arm_ldrex
 876
 877
 878 /**
 879   \brief   STR Exclusive (8 bit)
 880   \details Executes a exclusive STR instruction for 8 bit values.
 881   \param [in]  value  Value to store
 882   \param [in]    ptr  Pointer to location
 883   \return          0  Function succeeded
 884   \return          1  Function failed
 885  */
 886 #define __STREXB        (uint32_t)__builtin_arm_strex
 887
 888
 889 /**
 890   \brief   STR Exclusive (16 bit)
 891   \details Executes a exclusive STR instruction for 16 bit values.
 892   \param [in]  value  Value to store
 893   \param [in]    ptr  Pointer to location
 894   \return          0  Function succeeded
 895   \return          1  Function failed
 896  */
 897 #define __STREXH        (uint32_t)__builtin_arm_strex
 898
 899
 900 /**
 901   \brief   STR Exclusive (32 bit)
 902   \details Executes a exclusive STR instruction for 32 bit values.
 903   \param [in]  value  Value to store
 904   \param [in]    ptr  Pointer to location
 905   \return          0  Function succeeded
 906   \return          1  Function failed
 907  */
 908 #define __STREXW        (uint32_t)__builtin_arm_strex
 909
 910
 911 /**
 912   \brief   Remove the exclusive lock
 913   \details Removes the exclusive lock which is created by LDREX.
 914  */
 915 #define __CLREX             __builtin_arm_clrex
 916
 917 #endif /* ((defined (__ARM_ARCH_7M__      ) && (__ARM_ARCH_7M__      == 1)) || \
 918            (defined (__ARM_ARCH_7EM__     ) && (__ARM_ARCH_7EM__     == 1)) || \
 919            (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \
 920            (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1))    ) */
 921
 922
 923 #if ((defined (__ARM_ARCH_7M__      ) && (__ARM_ARCH_7M__      == 1)) || \
 924      (defined (__ARM_ARCH_7EM__     ) && (__ARM_ARCH_7EM__     == 1)) || \
 925      (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1))    )
 926
 927 /**
 928   \brief   Signed Saturate
 929   \details Saturates a signed value.
 930   \param [in]  value  Value to be saturated
 931   \param [in]    sat  Bit position to saturate to (1..32)
 932   \return             Saturated value
 933  */
 934 #define __SSAT             __builtin_arm_ssat
 935
 936
 937 /**
 938   \brief   Unsigned Saturate
 939   \details Saturates an unsigned value.
 940   \param [in]  value  Value to be saturated
 941   \param [in]    sat  Bit position to saturate to (0..31)
 942   \return             Saturated value
 943  */
 944 #define __USAT             __builtin_arm_usat
 945
 946
 947 /**
 948   \brief   Rotate Right with Extend (32 bit)
 949   \details Moves each bit of a bitstring right by one bit.
 950            The carry input is shifted in at the left end of the bitstring.
 951   \param [in]    value  Value to rotate
 952   \return               Rotated value
 953  */
 954 __attribute__((always_inline)) __STATIC_INLINE uint32_t __RRX(uint32_t value)
 955 {
 956   uint32_t result;
 957
 958   __ASM volatile ("rrx %0, %1" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );
 959   return(result);
 960 }
 961
 962
 963 /**
 964   \brief   LDRT Unprivileged (8 bit)
 965   \details Executes a Unprivileged LDRT instruction for 8 bit value.
 966   \param [in]    ptr  Pointer to data
 967   \return             value of type uint8_t at (*ptr)
 968  */
 969 __attribute__((always_inline)) __STATIC_INLINE uint8_t __LDRBT(volatile uint8_t *ptr)
 970 {
 971   uint32_t result;
 972
 973   __ASM volatile ("ldrbt %0, %1" : "=r" (result) : "Q" (*ptr) );
 974   return ((uint8_t) result);    /* Add explicit type cast here */
 975 }
 976
 977
 978 /**
 979   \brief   LDRT Unprivileged (16 bit)
 980   \details Executes a Unprivileged LDRT instruction for 16 bit values.
 981   \param [in]    ptr  Pointer to data
 982   \return        value of type uint16_t at (*ptr)
 983  */
 984 __attribute__((always_inline)) __STATIC_INLINE uint16_t __LDRHT(volatile uint16_t *ptr)
 985 {
 986   uint32_t result;
 987
 988   __ASM volatile ("ldrht %0, %1" : "=r" (result) : "Q" (*ptr) );
 989   return ((uint16_t) result);    /* Add explicit type cast here */
 990 }
 991
 992
 993 /**
 994   \brief   LDRT Unprivileged (32 bit)
 995   \details Executes a Unprivileged LDRT instruction for 32 bit values.
 996   \param [in]    ptr  Pointer to data
 997   \return        value of type uint32_t at (*ptr)
 998  */
 999 __attribute__((always_inline)) __STATIC_INLINE uint32_t __LDRT(volatile uint32_t *ptr)
1000 {
1001   uint32_t result;
1002
1003   __ASM volatile ("ldrt %0, %1" : "=r" (result) : "Q" (*ptr) );
1004   return(result);
1005 }
1006
1007
1008 /**
1009   \brief   STRT Unprivileged (8 bit)
1010   \details Executes a Unprivileged STRT instruction for 8 bit values.
1011   \param [in]  value  Value to store
1012   \param [in]    ptr  Pointer to location
1013  */
1014 __attribute__((always_inline)) __STATIC_INLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)
1015 {
1016   __ASM volatile ("strbt %1, %0" : "=Q" (*ptr) : "r" ((uint32_t)value) );
1017 }
1018
1019
1020 /**
1021   \brief   STRT Unprivileged (16 bit)
1022   \details Executes a Unprivileged STRT instruction for 16 bit values.
1023   \param [in]  value  Value to store
1024   \param [in]    ptr  Pointer to location
1025  */
1026 __attribute__((always_inline)) __STATIC_INLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)
1027 {
1028   __ASM volatile ("strht %1, %0" : "=Q" (*ptr) : "r" ((uint32_t)value) );
1029 }
1030
1031
1032 /**
1033   \brief   STRT Unprivileged (32 bit)
1034   \details Executes a Unprivileged STRT instruction for 32 bit values.
1035   \param [in]  value  Value to store
1036   \param [in]    ptr  Pointer to location
1037  */
1038 __attribute__((always_inline)) __STATIC_INLINE void __STRT(uint32_t value, volatile uint32_t *ptr)
1039 {
1040   __ASM volatile ("strt %1, %0" : "=Q" (*ptr) : "r" (value) );
1041 }
1042
1043 #else  /* ((defined (__ARM_ARCH_7M__      ) && (__ARM_ARCH_7M__      == 1)) || \
1044            (defined (__ARM_ARCH_7EM__     ) && (__ARM_ARCH_7EM__     == 1)) || \
1045            (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1))    ) */
1046
1047 /**
1048   \brief   Signed Saturate
1049   \details Saturates a signed value.
1050   \param [in]  value  Value to be saturated
1051   \param [in]    sat  Bit position to saturate to (1..32)
1052   \return             Saturated value
1053  */
1054 __attribute__((always_inline)) __STATIC_INLINE int32_t __SSAT(int32_t val, uint32_t sat) {
1055   if ((sat >= 1U) && (sat <= 32U)) {
1056     const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);
1057     const int32_t min = -1 - max ;
1058     if (val > max) {
1059       return max;
1060     } else if (val < min) {
1061       return min;
1062     }
1063   }
1064   return val;
1065 }
1066
1067 /**
1068   \brief   Unsigned Saturate
1069   \details Saturates an unsigned value.
1070   \param [in]  value  Value to be saturated
1071   \param [in]    sat  Bit position to saturate to (0..31)
1072   \return             Saturated value
1073  */
1074 __attribute__((always_inline)) __STATIC_INLINE int32_t __USAT(int32_t val, uint32_t sat) {
1075   if (sat <= 31U) {
1076     const int32_t max = (int32_t)((1U << sat) - 1U);
1077     const int32_t min = 0;
1078     if (val > max) {
1079       return max;
1080     } else if (val < min) {
1081       return min;
1082     }
1083   }
1084   return val;
1085 }
1086
1087 #endif /* ((defined (__ARM_ARCH_7M__      ) && (__ARM_ARCH_7M__      == 1)) || \
1088            (defined (__ARM_ARCH_7EM__     ) && (__ARM_ARCH_7EM__     == 1)) || \
1089            (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1))    ) */
1090
1091
1092 #if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \
1093      (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1))    )
1094 /**
1095   \brief   Load-Acquire (8 bit)
1096   \details Executes a LDAB instruction for 8 bit value.
1097   \param [in]    ptr  Pointer to data
1098   \return             value of type uint8_t at (*ptr)
1099  */
1100 __attribute__((always_inline)) __STATIC_INLINE uint8_t __LDAB(volatile uint8_t *ptr)
1101 {
1102   uint32_t result;
1103
1104   __ASM volatile ("ldab %0, %1" : "=r" (result) : "Q" (*ptr) );
1105   return ((uint8_t) result);
1106 }
1107
1108
1109 /**
1110   \brief   Load-Acquire (16 bit)
1111   \details Executes a LDAH instruction for 16 bit values.
1112   \param [in]    ptr  Pointer to data
1113   \return        value of type uint16_t at (*ptr)
1114  */
1115 __attribute__((always_inline)) __STATIC_INLINE uint16_t __LDAH(volatile uint16_t *ptr)
1116 {
1117   uint32_t result;
1118
1119   __ASM volatile ("ldah %0, %1" : "=r" (result) : "Q" (*ptr) );
1120   return ((uint16_t) result);
1121 }
1122
1123
1124 /**
1125   \brief   Load-Acquire (32 bit)
1126   \details Executes a LDA instruction for 32 bit values.
1127   \param [in]    ptr  Pointer to data
1128   \return        value of type uint32_t at (*ptr)
1129  */
1130 __attribute__((always_inline)) __STATIC_INLINE uint32_t __LDA(volatile uint32_t *ptr)
1131 {
1132   uint32_t result;
1133
1134   __ASM volatile ("lda %0, %1" : "=r" (result) : "Q" (*ptr) );
1135   return(result);
1136 }
1137
1138
1139 /**
1140   \brief   Store-Release (8 bit)
1141   \details Executes a STLB instruction for 8 bit values.
1142   \param [in]  value  Value to store
1143   \param [in]    ptr  Pointer to location
1144  */
1145 __attribute__((always_inline)) __STATIC_INLINE void __STLB(uint8_t value, volatile uint8_t *ptr)
1146 {
1147   __ASM volatile ("stlb %1, %0" : "=Q" (*ptr) : "r" ((uint32_t)value) );
1148 }
1149
1150
1151 /**
1152   \brief   Store-Release (16 bit)
1153   \details Executes a STLH instruction for 16 bit values.
1154   \param [in]  value  Value to store
1155   \param [in]    ptr  Pointer to location
1156  */
1157 __attribute__((always_inline)) __STATIC_INLINE void __STLH(uint16_t value, volatile uint16_t *ptr)
1158 {
1159   __ASM volatile ("stlh %1, %0" : "=Q" (*ptr) : "r" ((uint32_t)value) );
1160 }
1161
1162
1163 /**
1164   \brief   Store-Release (32 bit)
1165   \details Executes a STL instruction for 32 bit values.
1166   \param [in]  value  Value to store
1167   \param [in]    ptr  Pointer to location
1168  */
1169 __attribute__((always_inline)) __STATIC_INLINE void __STL(uint32_t value, volatile uint32_t *ptr)
1170 {
1171   __ASM volatile ("stl %1, %0" : "=Q" (*ptr) : "r" ((uint32_t)value) );
1172 }
1173
1174
1175 /**
1176   \brief   Load-Acquire Exclusive (8 bit)
1177   \details Executes a LDAB exclusive instruction for 8 bit value.
1178   \param [in]    ptr  Pointer to data
1179   \return             value of type uint8_t at (*ptr)
1180  */
1181 #define     __LDAEXB                 (uint8_t)__builtin_arm_ldaex
1182
1183
1184 /**
1185   \brief   Load-Acquire Exclusive (16 bit)
1186   \details Executes a LDAH exclusive instruction for 16 bit values.
1187   \param [in]    ptr  Pointer to data
1188   \return        value of type uint16_t at (*ptr)
1189  */
1190 #define     __LDAEXH                 (uint16_t)__builtin_arm_ldaex
1191
1192
1193 /**
1194   \brief   Load-Acquire Exclusive (32 bit)
1195   \details Executes a LDA exclusive instruction for 32 bit values.
1196   \param [in]    ptr  Pointer to data
1197   \return        value of type uint32_t at (*ptr)
1198  */
1199 #define     __LDAEX                  (uint32_t)__builtin_arm_ldaex
1200
1201
1202 /**
1203   \brief   Store-Release Exclusive (8 bit)
1204   \details Executes a STLB exclusive instruction for 8 bit values.
1205   \param [in]  value  Value to store
1206   \param [in]    ptr  Pointer to location
1207   \return          0  Function succeeded
1208   \return          1  Function failed
1209  */
1210 #define     __STLEXB                 (uint32_t)__builtin_arm_stlex
1211
1212
1213 /**
1214   \brief   Store-Release Exclusive (16 bit)
1215   \details Executes a STLH exclusive instruction for 16 bit values.
1216   \param [in]  value  Value to store
1217   \param [in]    ptr  Pointer to location
1218   \return          0  Function succeeded
1219   \return          1  Function failed
1220  */
1221 #define     __STLEXH                 (uint32_t)__builtin_arm_stlex
1222
1223
1224 /**
1225   \brief   Store-Release Exclusive (32 bit)
1226   \details Executes a STL exclusive instruction for 32 bit values.
1227   \param [in]  value  Value to store
1228   \param [in]    ptr  Pointer to location
1229   \return          0  Function succeeded
1230   \return          1  Function failed
1231  */
1232 #define     __STLEX                  (uint32_t)__builtin_arm_stlex
1233
1234 #endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \
1235            (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1))    ) */
1236
1237 /*@}*/ /* end of group CMSIS_Core_InstructionInterface */
1238
1239
1240 /* ###################  Compiler specific Intrinsics  ########################### */
1241 /** \defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics
1242   Access to dedicated SIMD instructions
1243   @{
1244 */
1245
1246 #if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))
1247
1248 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SADD8(uint32_t op1, uint32_t op2)
1249 {
1250   uint32_t result;
1251
1252   __ASM volatile ("sadd8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1253   return(result);
1254 }
1255
1256 __attribute__((always_inline)) __STATIC_INLINE uint32_t __QADD8(uint32_t op1, uint32_t op2)
1257 {
1258   uint32_t result;
1259
1260   __ASM volatile ("qadd8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1261   return(result);
1262 }
1263
1264 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SHADD8(uint32_t op1, uint32_t op2)
1265 {
1266   uint32_t result;
1267
1268   __ASM volatile ("shadd8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1269   return(result);
1270 }
1271
1272 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UADD8(uint32_t op1, uint32_t op2)
1273 {
1274   uint32_t result;
1275
1276   __ASM volatile ("uadd8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1277   return(result);
1278 }
1279
1280 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UQADD8(uint32_t op1, uint32_t op2)
1281 {
1282   uint32_t result;
1283
1284   __ASM volatile ("uqadd8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1285   return(result);
1286 }
1287
1288 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UHADD8(uint32_t op1, uint32_t op2)
1289 {
1290   uint32_t result;
1291
1292   __ASM volatile ("uhadd8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1293   return(result);
1294 }
1295
1296
1297 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SSUB8(uint32_t op1, uint32_t op2)
1298 {
1299   uint32_t result;
1300
1301   __ASM volatile ("ssub8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1302   return(result);
1303 }
1304
1305 __attribute__((always_inline)) __STATIC_INLINE uint32_t __QSUB8(uint32_t op1, uint32_t op2)
1306 {
1307   uint32_t result;
1308
1309   __ASM volatile ("qsub8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1310   return(result);
1311 }
1312
1313 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SHSUB8(uint32_t op1, uint32_t op2)
1314 {
1315   uint32_t result;
1316
1317   __ASM volatile ("shsub8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1318   return(result);
1319 }
1320
1321 __attribute__((always_inline)) __STATIC_INLINE uint32_t __USUB8(uint32_t op1, uint32_t op2)
1322 {
1323   uint32_t result;
1324
1325   __ASM volatile ("usub8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1326   return(result);
1327 }
1328
1329 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UQSUB8(uint32_t op1, uint32_t op2)
1330 {
1331   uint32_t result;
1332
1333   __ASM volatile ("uqsub8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1334   return(result);
1335 }
1336
1337 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UHSUB8(uint32_t op1, uint32_t op2)
1338 {
1339   uint32_t result;
1340
1341   __ASM volatile ("uhsub8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1342   return(result);
1343 }
1344
1345
1346 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SADD16(uint32_t op1, uint32_t op2)
1347 {
1348   uint32_t result;
1349
1350   __ASM volatile ("sadd16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1351   return(result);
1352 }
1353
1354 __attribute__((always_inline)) __STATIC_INLINE uint32_t __QADD16(uint32_t op1, uint32_t op2)
1355 {
1356   uint32_t result;
1357
1358   __ASM volatile ("qadd16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1359   return(result);
1360 }
1361
1362 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SHADD16(uint32_t op1, uint32_t op2)
1363 {
1364   uint32_t result;
1365
1366   __ASM volatile ("shadd16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1367   return(result);
1368 }
1369
1370 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UADD16(uint32_t op1, uint32_t op2)
1371 {
1372   uint32_t result;
1373
1374   __ASM volatile ("uadd16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1375   return(result);
1376 }
1377
1378 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UQADD16(uint32_t op1, uint32_t op2)
1379 {
1380   uint32_t result;
1381
1382   __ASM volatile ("uqadd16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1383   return(result);
1384 }
1385
1386 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UHADD16(uint32_t op1, uint32_t op2)
1387 {
1388   uint32_t result;
1389
1390   __ASM volatile ("uhadd16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1391   return(result);
1392 }
1393
1394 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SSUB16(uint32_t op1, uint32_t op2)
1395 {
1396   uint32_t result;
1397
1398   __ASM volatile ("ssub16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1399   return(result);
1400 }
1401
1402 __attribute__((always_inline)) __STATIC_INLINE uint32_t __QSUB16(uint32_t op1, uint32_t op2)
1403 {
1404   uint32_t result;
1405
1406   __ASM volatile ("qsub16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1407   return(result);
1408 }
1409
1410 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SHSUB16(uint32_t op1, uint32_t op2)
1411 {
1412   uint32_t result;
1413
1414   __ASM volatile ("shsub16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1415   return(result);
1416 }
1417
1418 __attribute__((always_inline)) __STATIC_INLINE uint32_t __USUB16(uint32_t op1, uint32_t op2)
1419 {
1420   uint32_t result;
1421
1422   __ASM volatile ("usub16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1423   return(result);
1424 }
1425
1426 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UQSUB16(uint32_t op1, uint32_t op2)
1427 {
1428   uint32_t result;
1429
1430   __ASM volatile ("uqsub16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1431   return(result);
1432 }
1433
1434 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UHSUB16(uint32_t op1, uint32_t op2)
1435 {
1436   uint32_t result;
1437
1438   __ASM volatile ("uhsub16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1439   return(result);
1440 }
1441
1442 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SASX(uint32_t op1, uint32_t op2)
1443 {
1444   uint32_t result;
1445
1446   __ASM volatile ("sasx %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1447   return(result);
1448 }
1449
1450 __attribute__((always_inline)) __STATIC_INLINE uint32_t __QASX(uint32_t op1, uint32_t op2)
1451 {
1452   uint32_t result;
1453
1454   __ASM volatile ("qasx %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1455   return(result);
1456 }
1457
1458 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SHASX(uint32_t op1, uint32_t op2)
1459 {
1460   uint32_t result;
1461
1462   __ASM volatile ("shasx %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1463   return(result);
1464 }
1465
1466 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UASX(uint32_t op1, uint32_t op2)
1467 {
1468   uint32_t result;
1469
1470   __ASM volatile ("uasx %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1471   return(result);
1472 }
1473
1474 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UQASX(uint32_t op1, uint32_t op2)
1475 {
1476   uint32_t result;
1477
1478   __ASM volatile ("uqasx %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1479   return(result);
1480 }
1481
1482 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UHASX(uint32_t op1, uint32_t op2)
1483 {
1484   uint32_t result;
1485
1486   __ASM volatile ("uhasx %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1487   return(result);
1488 }
1489
1490 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SSAX(uint32_t op1, uint32_t op2)
1491 {
1492   uint32_t result;
1493
1494   __ASM volatile ("ssax %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1495   return(result);
1496 }
1497
1498 __attribute__((always_inline)) __STATIC_INLINE uint32_t __QSAX(uint32_t op1, uint32_t op2)
1499 {
1500   uint32_t result;
1501
1502   __ASM volatile ("qsax %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1503   return(result);
1504 }
1505
1506 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SHSAX(uint32_t op1, uint32_t op2)
1507 {
1508   uint32_t result;
1509
1510   __ASM volatile ("shsax %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1511   return(result);
1512 }
1513
1514 __attribute__((always_inline)) __STATIC_INLINE uint32_t __USAX(uint32_t op1, uint32_t op2)
1515 {
1516   uint32_t result;
1517
1518   __ASM volatile ("usax %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1519   return(result);
1520 }
1521
1522 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UQSAX(uint32_t op1, uint32_t op2)
1523 {
1524   uint32_t result;
1525
1526   __ASM volatile ("uqsax %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1527   return(result);
1528 }
1529
1530 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UHSAX(uint32_t op1, uint32_t op2)
1531 {
1532   uint32_t result;
1533
1534   __ASM volatile ("uhsax %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1535   return(result);
1536 }
1537
1538 __attribute__((always_inline)) __STATIC_INLINE uint32_t __USAD8(uint32_t op1, uint32_t op2)
1539 {
1540   uint32_t result;
1541
1542   __ASM volatile ("usad8 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1543   return(result);
1544 }
1545
1546 __attribute__((always_inline)) __STATIC_INLINE uint32_t __USADA8(uint32_t op1, uint32_t op2, uint32_t op3)
1547 {
1548   uint32_t result;
1549
1550   __ASM volatile ("usada8 %0, %1, %2, %3" : "=r" (result) : "r" (op1), "r" (op2), "r" (op3) );
1551   return(result);
1552 }
1553
1554 #define __SSAT16(ARG1,ARG2) \
1555 ({                          \
1556   int32_t __RES, __ARG1 = (ARG1); \
1557   __ASM ("ssat16 %0, %1, %2" : "=r" (__RES) :  "I" (ARG2), "r" (__ARG1) ); \
1558   __RES; \
1559  })
1560
1561 #define __USAT16(ARG1,ARG2) \
1562 ({                          \
1563   uint32_t __RES, __ARG1 = (ARG1); \
1564   __ASM ("usat16 %0, %1, %2" : "=r" (__RES) :  "I" (ARG2), "r" (__ARG1) ); \
1565   __RES; \
1566  })
1567
1568 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UXTB16(uint32_t op1)
1569 {
1570   uint32_t result;
1571
1572   __ASM volatile ("uxtb16 %0, %1" : "=r" (result) : "r" (op1));
1573   return(result);
1574 }
1575
1576 __attribute__((always_inline)) __STATIC_INLINE uint32_t __UXTAB16(uint32_t op1, uint32_t op2)
1577 {
1578   uint32_t result;
1579
1580   __ASM volatile ("uxtab16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1581   return(result);
1582 }
1583
1584 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SXTB16(uint32_t op1)
1585 {
1586   uint32_t result;
1587
1588   __ASM volatile ("sxtb16 %0, %1" : "=r" (result) : "r" (op1));
1589   return(result);
1590 }
1591
1592 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SXTAB16(uint32_t op1, uint32_t op2)
1593 {
1594   uint32_t result;
1595
1596   __ASM volatile ("sxtab16 %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1597   return(result);
1598 }
1599
1600 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SMUAD  (uint32_t op1, uint32_t op2)
1601 {
1602   uint32_t result;
1603
1604   __ASM volatile ("smuad %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1605   return(result);
1606 }
1607
1608 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SMUADX (uint32_t op1, uint32_t op2)
1609 {
1610   uint32_t result;
1611
1612   __ASM volatile ("smuadx %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1613   return(result);
1614 }
1615
1616 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SMLAD (uint32_t op1, uint32_t op2, uint32_t op3)
1617 {
1618   uint32_t result;
1619
1620   __ASM volatile ("smlad %0, %1, %2, %3" : "=r" (result) : "r" (op1), "r" (op2), "r" (op3) );
1621   return(result);
1622 }
1623
1624 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SMLADX (uint32_t op1, uint32_t op2, uint32_t op3)
1625 {
1626   uint32_t result;
1627
1628   __ASM volatile ("smladx %0, %1, %2, %3" : "=r" (result) : "r" (op1), "r" (op2), "r" (op3) );
1629   return(result);
1630 }
1631
1632 __attribute__((always_inline)) __STATIC_INLINE uint64_t __SMLALD (uint32_t op1, uint32_t op2, uint64_t acc)
1633 {
1634   union llreg_u{
1635     uint32_t w32[2];
1636     uint64_t w64;
1637   } llr;
1638   llr.w64 = acc;
1639
1640 #ifndef __ARMEB__   /* Little endian */
1641   __ASM volatile ("smlald %0, %1, %2, %3" : "=r" (llr.w32[0]), "=r" (llr.w32[1]): "r" (op1), "r" (op2) , "0" (llr.w32[0]), "1" (llr.w32[1]) );
1642 #else               /* Big endian */
1643   __ASM volatile ("smlald %0, %1, %2, %3" : "=r" (llr.w32[1]), "=r" (llr.w32[0]): "r" (op1), "r" (op2) , "0" (llr.w32[1]), "1" (llr.w32[0]) );
1644 #endif
1645
1646   return(llr.w64);
1647 }
1648
1649 __attribute__((always_inline)) __STATIC_INLINE uint64_t __SMLALDX (uint32_t op1, uint32_t op2, uint64_t acc)
1650 {
1651   union llreg_u{
1652     uint32_t w32[2];
1653     uint64_t w64;
1654   } llr;
1655   llr.w64 = acc;
1656
1657 #ifndef __ARMEB__   /* Little endian */
1658   __ASM volatile ("smlaldx %0, %1, %2, %3" : "=r" (llr.w32[0]), "=r" (llr.w32[1]): "r" (op1), "r" (op2) , "0" (llr.w32[0]), "1" (llr.w32[1]) );
1659 #else               /* Big endian */
1660   __ASM volatile ("smlaldx %0, %1, %2, %3" : "=r" (llr.w32[1]), "=r" (llr.w32[0]): "r" (op1), "r" (op2) , "0" (llr.w32[1]), "1" (llr.w32[0]) );
1661 #endif
1662
1663   return(llr.w64);
1664 }
1665
1666 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SMUSD  (uint32_t op1, uint32_t op2)
1667 {
1668   uint32_t result;
1669
1670   __ASM volatile ("smusd %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1671   return(result);
1672 }
1673
1674 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SMUSDX (uint32_t op1, uint32_t op2)
1675 {
1676   uint32_t result;
1677
1678   __ASM volatile ("smusdx %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1679   return(result);
1680 }
1681
1682 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SMLSD (uint32_t op1, uint32_t op2, uint32_t op3)
1683 {
1684   uint32_t result;
1685
1686   __ASM volatile ("smlsd %0, %1, %2, %3" : "=r" (result) : "r" (op1), "r" (op2), "r" (op3) );
1687   return(result);
1688 }
1689
1690 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SMLSDX (uint32_t op1, uint32_t op2, uint32_t op3)
1691 {
1692   uint32_t result;
1693
1694   __ASM volatile ("smlsdx %0, %1, %2, %3" : "=r" (result) : "r" (op1), "r" (op2), "r" (op3) );
1695   return(result);
1696 }
1697
1698 __attribute__((always_inline)) __STATIC_INLINE uint64_t __SMLSLD (uint32_t op1, uint32_t op2, uint64_t acc)
1699 {
1700   union llreg_u{
1701     uint32_t w32[2];
1702     uint64_t w64;
1703   } llr;
1704   llr.w64 = acc;
1705
1706 #ifndef __ARMEB__   /* Little endian */
1707   __ASM volatile ("smlsld %0, %1, %2, %3" : "=r" (llr.w32[0]), "=r" (llr.w32[1]): "r" (op1), "r" (op2) , "0" (llr.w32[0]), "1" (llr.w32[1]) );
1708 #else               /* Big endian */
1709   __ASM volatile ("smlsld %0, %1, %2, %3" : "=r" (llr.w32[1]), "=r" (llr.w32[0]): "r" (op1), "r" (op2) , "0" (llr.w32[1]), "1" (llr.w32[0]) );
1710 #endif
1711
1712   return(llr.w64);
1713 }
1714
1715 __attribute__((always_inline)) __STATIC_INLINE uint64_t __SMLSLDX (uint32_t op1, uint32_t op2, uint64_t acc)
1716 {
1717   union llreg_u{
1718     uint32_t w32[2];
1719     uint64_t w64;
1720   } llr;
1721   llr.w64 = acc;
1722
1723 #ifndef __ARMEB__   /* Little endian */
1724   __ASM volatile ("smlsldx %0, %1, %2, %3" : "=r" (llr.w32[0]), "=r" (llr.w32[1]): "r" (op1), "r" (op2) , "0" (llr.w32[0]), "1" (llr.w32[1]) );
1725 #else               /* Big endian */
1726   __ASM volatile ("smlsldx %0, %1, %2, %3" : "=r" (llr.w32[1]), "=r" (llr.w32[0]): "r" (op1), "r" (op2) , "0" (llr.w32[1]), "1" (llr.w32[0]) );
1727 #endif
1728
1729   return(llr.w64);
1730 }
1731
1732 __attribute__((always_inline)) __STATIC_INLINE uint32_t __SEL  (uint32_t op1, uint32_t op2)
1733 {
1734   uint32_t result;
1735
1736   __ASM volatile ("sel %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1737   return(result);
1738 }
1739
1740 __attribute__((always_inline)) __STATIC_INLINE  int32_t __QADD( int32_t op1,  int32_t op2)
1741 {
1742   int32_t result;
1743
1744   __ASM volatile ("qadd %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1745   return(result);
1746 }
1747
1748 __attribute__((always_inline)) __STATIC_INLINE  int32_t __QSUB( int32_t op1,  int32_t op2)
1749 {
1750   int32_t result;
1751
1752   __ASM volatile ("qsub %0, %1, %2" : "=r" (result) : "r" (op1), "r" (op2) );
1753   return(result);
1754 }
1755
1756 #if 0
1757 #define __PKHBT(ARG1,ARG2,ARG3) \
1758 ({                          \
1759   uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \
1760   __ASM ("pkhbt %0, %1, %2, lsl %3" : "=r" (__RES) :  "r" (__ARG1), "r" (__ARG2), "I" (ARG3)  ); \
1761   __RES; \
1762  })
1763
1764 #define __PKHTB(ARG1,ARG2,ARG3) \
1765 ({                          \
1766   uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \
1767   if (ARG3 == 0) \
1768     __ASM ("pkhtb %0, %1, %2" : "=r" (__RES) :  "r" (__ARG1), "r" (__ARG2)  ); \
1769   else \
1770     __ASM ("pkhtb %0, %1, %2, asr %3" : "=r" (__RES) :  "r" (__ARG1), "r" (__ARG2), "I" (ARG3)  ); \
1771   __RES; \
1772  })
1773 #endif
1774
1775 #define __PKHBT(ARG1,ARG2,ARG3)          ( ((((uint32_t)(ARG1))          ) & 0x0000FFFFUL) |  \
1776                                            ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL)  )
1777
1778 #define __PKHTB(ARG1,ARG2,ARG3)          ( ((((uint32_t)(ARG1))          ) & 0xFFFF0000UL) |  \
1779                                            ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL)  )
1780
1781 __attribute__((always_inline)) __STATIC_INLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)
1782 {
1783   int32_t result;
1784
1785   __ASM volatile ("smmla %0, %1, %2, %3" : "=r" (result): "r"  (op1), "r" (op2), "r" (op3) );
1786   return(result);
1787 }
1788
1789 #endif /* (__ARM_FEATURE_DSP == 1) */
1790 /*@} end of group CMSIS_SIMD_intrinsics */
1791
1792
1793 #endif /* __CMSIS_ARMCLANG_H */