begriffs open source - cmsis/blob - CMSIS/CoreValidation/Source/ConfigA/CV_Config.h

   1 /*-----------------------------------------------------------------------------
   2  *      Name:         CV_Config.h
   3  *      Purpose:      CV Config header
   4  *----------------------------------------------------------------------------
   5  *      Copyright (c) 2017 - 2021 ARM Limited. All rights reserved.
   6  *----------------------------------------------------------------------------*/
   7 #ifndef __CV_CONFIG_H
   8 #define __CV_CONFIG_H
   9
  10 #include "RTE_Components.h"
  11 #include CMSIS_device_header
  12
  13 #define RTE_CV_COREINSTR  1
  14 #define RTE_CV_COREFUNC   1
  15 #define RTE_CV_L1CACHE    1
  16
  17 //-------- <<< Use Configuration Wizard in Context Menu >>> --------------------
  18
  19 // <h> Common Test Settings
  20 // <o> Print Output Format <0=> Plain Text <1=> XML
  21 // <i> Set the test results output format to plain text or XML
  22 #ifndef PRINT_XML_REPORT
  23 #define PRINT_XML_REPORT            1
  24 #endif
  25 // <o> Buffer size for assertions results
  26 // <i> Set the buffer size for assertions results buffer
  27 #define BUFFER_ASSERTIONS           128U
  28 // </h>
  29
  30 // <h> Disable Test Cases
  31 // <i> Uncheck to disable an individual test case
  32 // <q0> TC_CoreInstr_NOP
  33 #define TC_COREINSTR_NOP_EN                   1
  34 // <q0> TC_CoreInstr_REV
  35 #define TC_COREINSTR_REV_EN                   1
  36 // <q0> TC_CoreInstr_REV16
  37 #define TC_COREINSTR_REV16_EN                 1
  38 // <q0> TC_CoreInstr_REVSH
  39 #define TC_COREINSTR_REVSH_EN                 1
  40 // <q0> TC_CoreInstr_ROR
  41 #define TC_COREINSTR_ROR_EN                   1
  42 // <q0> TC_CoreInstr_RBIT
  43 #define TC_COREINSTR_RBIT_EN                  1
  44 // <q0> TC_CoreInstr_CLZ
  45 #define TC_COREINSTR_CLZ_EN                   1
  46 // <q0> TC_CoreInstr_Exclusives
  47 #define TC_COREINSTR_EXCLUSIVES_EN            1
  48 // <q0> TC_CoreInstr_SSAT
  49 #define TC_COREINSTR_SSAT_EN                  1
  50 // <q0> TC_CoreInstr_USAT
  51 #define TC_COREINSTR_USAT_EN                  1
  52
  53 // <q0> TC_CoreAFunc_IRQ
  54 #define TC_COREAFUNC_IRQ                      1
  55 // <q0> TC_CoreAFunc_FaultIRQ
  56 #define TC_COREAFUNC_FAULTIRQ                 1
  57 // <q0> TC_CoreAFunc_FPSCR
  58 #define TC_COREAFUNC_FPSCR                    1
  59 // <q0> TC_CoreAFunc_CPSR
  60 #define TC_COREAFUNC_CPSR                     1
  61 // <q0> TC_CoreAFunc_Mode
  62 #define TC_COREAFUNC_MODE                     1
  63 // <q0> TC_CoreAFunc_SP
  64 #define TC_COREAFUNC_SP                       1
  65 // <q0> TC_CoreAFunc_SP_usr
  66 #define TC_COREAFUNC_SP_USR                   1
  67 // <q0> TC_CoreAFunc_FPEXC
  68 #define TC_COREAFUNC_FPEXC                    1
  69 // <q0> TC_CoreAFunc_ACTLR
  70 #define TC_COREAFUNC_ACTLR                    1
  71 // <q0> TC_CoreAFunc_CPACR
  72 #define TC_COREAFUNC_CPACR                    1
  73 // <q0> TC_CoreAFunc_DFSR
  74 #define TC_COREAFUNC_DFSR                     1
  75 // <q0> TC_CoreAFunc_IFSR
  76 #define TC_COREAFUNC_IFSR                     1
  77 // <q0> TC_CoreAFunc_ISR
  78 #define TC_COREAFUNC_ISR                      1
  79 // <q0> TC_CoreAFunc_CBAR
  80 #define TC_COREAFUNC_CBAR                     1
  81 // <q0> TC_CoreAFunc_TTBR0
  82 #define TC_COREAFUNC_TTBR0                    1
  83 // <q0> TC_CoreAFunc_DACR
  84 #define TC_COREAFUNC_DACR                     1
  85 // <q0> TC_CoreAFunc_SCTLR
  86 #define TC_COREAFUNC_SCTLR                    1
  87 // <q0> TC_CoreAFunc_ACTRL
  88 #define TC_COREAFUNC_ACTRL                    1
  89 // <q0> TC_CoreAFunc_MPIDR
  90 #define TC_COREAFUNC_MPIDR                    1
  91 // <q0> TC_CoreAFunc_VBAR
  92 #define TC_COREAFUNC_VBAR                     1
  93 // <q0> TC_CoreAFunc_MVBAR
  94 #define TC_COREAFUNC_MVBAR                    1
  95 // <q0> TC_CoreAFunc_FPU_Enable
  96 #define TC_COREAFUNC_FPU_ENABLE               1
  97
  98 // <q0> TC_GenTimer_CNTFRQ
  99 #define TC_GENTIMER_CNTFRQ                    1
 100 // <q0> TC_GenTimer_CNTP_TVAL
 101 #define TC_GENTIMER_CNTP_TVAL                 1
 102 // <q0> TC_GenTimer_CNTP_CTL
 103 #define TC_GENTIMER_CNTP_CTL                  1
 104 // <q0> TC_GenTimer_CNTPCT
 105 #define TC_GENTIMER_CNTPCT                    1
 106 // <q0> TC_GenTimer_CNTP_CVAL
 107 #define TC_GENTIMER_CNTP_CVAL                 1
 108
 109 // <q0> TC_CAL1Cache_EnDisable
 110 #define TC_CAL1CACHE_ENDISABLE                1
 111 // <q0> TC_CAL1Cache_EnDisableBTAC
 112 #define TC_CAL1CACHE_ENDISABLEBTAC            1
 113 // <q0> TC_CAL1Cache_log2_up
 114 #define TC_CAL1CACHE_LOG2_UP                  1
 115 // <q0> TC_CAL1Cache_InvalidateDCacheAll
 116 #define TC_CAL1CACHE_INVALIDATEDCACHEALL      1
 117 // <q0> TC_CAL1Cache_CleanDCacheAll
 118 #define TC_CAL1CACHE_CLEANDCACHEALL           1
 119 // <q0> TC_CAL1Cache_CleanInvalidateDCacheAll
 120 #define TC_CAL1CACHE_CLEANINVALIDATEDCACHEALL 1
 121 // </h>
 122
 123 #endif /* __CV_CONFIG_H */
 124