begriffs open source - cmsis/blob - CMSIS/CoreValidation/Tests/config/core_a/mem.h

   1 /**************************************************************************//**
   2  * @file     mem_ARMCA9.h
   3  * @brief    Memory base and size definitions (used in scatter file)
   4  * @version  V1.00
   5  * @date     22 Feb 2017
   6  *
   7  * @note
   8  *
   9  ******************************************************************************/
  10 /*
  11  * Copyright (c) 2009-2017 ARM Limited. All rights reserved.
  12  *
  13  * SPDX-License-Identifier: Apache-2.0
  14  *
  15  * Licensed under the Apache License, Version 2.0 (the License); you may
  16  * not use this file except in compliance with the License.
  17  * You may obtain a copy of the License at
  18  *
  19  * www.apache.org/licenses/LICENSE-2.0
  20  *
  21  * Unless required by applicable law or agreed to in writing, software
  22  * distributed under the License is distributed on an AS IS BASIS, WITHOUT
  23  * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
  24  * See the License for the specific language governing permissions and
  25  * limitations under the License.
  26  */
  27
  28 #ifndef __MEM_ARMCA9_H
  29 #define __MEM_ARMCA9_H
  30
  31 /*----------------------------------------------------------------------------
  32   User Stack & Heap size definition
  33  *----------------------------------------------------------------------------*/
  34 /*
  35 //-------- <<< Use Configuration Wizard in Context Menu >>> ------------------
  36 */
  37
  38 /*--------------------- ROM Configuration ------------------------------------
  39 //
  40 // <h> ROM Configuration
  41 //   <o0> ROM Base Address <0x0-0xFFFFFFFF:8>
  42 //   <o1> ROM Size (in Bytes) <0x0-0xFFFFFFFF:8>
  43 // </h>
  44  *----------------------------------------------------------------------------*/
  45 #define __ROM_BASE       0x80000000
  46 #define __ROM_SIZE       0x00200000
  47
  48 /*--------------------- RAM Configuration -----------------------------------
  49 // <h> RAM Configuration
  50 //   <o0> RAM Base Address    <0x0-0xFFFFFFFF:8>
  51 //   <o1> RAM Total Size (in Bytes) <0x0-0xFFFFFFFF:8>
  52 //   <o2> RW_DATA Size (in Bytes) <0x0-0xFFFFFFFF:8>
  53 //   <o3> ZI_DATA Size (in Bytes) <0x0-0xFFFFFFFF:8>
  54 //   <h> Stack / Heap Configuration
  55 //     <o4>  Stack Size (in Bytes) <0x0-0xFFFFFFFF:8>
  56 //     <o5>  Heap Size (in Bytes) <0x0-0xFFFFFFFF:8>
  57 //     <h> Exceptional Modes
  58 //       <o6> UND Stack Size (in Bytes) <0x0-0xFFFFFFFF:8>
  59 //       <o7> ABT Stack Size (in Bytes) <0x0-0xFFFFFFFF:8>
  60 //       <o8> SVC Stack Size (in Bytes) <0x0-0xFFFFFFFF:8>
  61 //       <o9> IRQ Stack Size (in Bytes) <0x0-0xFFFFFFFF:8>
  62 //       <o10> FIQ Stack Size (in Bytes) <0x0-0xFFFFFFFF:8>
  63 //     </h>
  64 //   </h>
  65 // </h>
  66  *----------------------------------------------------------------------------*/
  67 #define __RAM_BASE       0x80200000
  68 #define __RAM_SIZE       0x00200000
  69
  70 #define __RW_DATA_SIZE   0x00100000
  71 #define __ZI_DATA_SIZE   0x000F0000
  72
  73 #define __STACK_SIZE     0x00001000
  74 #define __HEAP_SIZE      0x00008000
  75
  76 #define __UND_STACK_SIZE 0x00000100
  77 #define __ABT_STACK_SIZE 0x00000100
  78 #define __SVC_STACK_SIZE 0x00000100
  79 #define __IRQ_STACK_SIZE 0x00000100
  80 #define __FIQ_STACK_SIZE 0x00000100
  81
  82 /*----------------------------------------------------------------------------*/
  83
  84 /*--------------------- TTB Configuration ------------------------------------
  85 //
  86 // <h> TTB Configuration
  87 //   <o0> TTB Base Address <0x0-0xFFFFFFFF:8>
  88 //   <o1> TTB Size (in Bytes) <0x0-0xFFFFFFFF:8>
  89 // </h>
  90  *----------------------------------------------------------------------------*/
  91 #define __TTB_BASE       0x80500000
  92 #define __TTB_SIZE       0x00004000
  93
  94 #endif /* __MEM_ARMCA9_H */