begriffs open source - cmsis/blob - main/Core/core_revisionHistory.html

   1 <!-- HTML header for doxygen 1.9.6-->
   2 <!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "https://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
   3 <html xmlns="http://www.w3.org/1999/xhtml" lang="en-US">
   4 <head>
   5 <meta http-equiv="Content-Type" content="text/xhtml;charset=UTF-8"/>
   6 <meta http-equiv="X-UA-Compatible" content="IE=11"/>
   7 <meta name="viewport" content="width=device-width, initial-scale=1"/>
   8 <title>CMSIS-Core (Cortex-M): Revision History</title>
   9 <link href="doxygen.css" rel="stylesheet" type="text/css" />
  10 <script type="text/javascript" src="jquery.js"></script>
  11 <script type="text/javascript" src="dynsections.js"></script>
  12 <script type="text/javascript" src="tabs.js"></script>
  13 <script type="text/javascript" src="footer.js"></script>
  14 <script type="text/javascript" src="navtree.js"></script>
  15 <link href="navtree.css" rel="stylesheet" type="text/css"/>
  16 <script type="text/javascript" src="resize.js"></script>
  17 <script type="text/javascript" src="navtreedata.js"></script>
  18 <script type="text/javascript" src="navtree.js"></script>
  19 <link href="search/search.css" rel="stylesheet" type="text/css"/>
  20 <script type="text/javascript" src="search/searchdata.js"></script>
  21 <script type="text/javascript" src="search/search.js"></script>
  22 <script type="text/javascript">
  23 /* @license magnet:?xt=urn:btih:d3d9a9a6595521f9666a5e94cc830dab83b65699&amp;dn=expat.txt MIT */
  24   $(document).ready(function() { init_search(); });
  25 /* @license-end */
  26 </script>
  27 <script type="text/javascript" src="darkmode_toggle.js"></script>
  28 <link href="extra_stylesheet.css" rel="stylesheet" type="text/css"/>
  29 <link href="extra_navtree.css" rel="stylesheet" type="text/css"/>
  30 <link href="extra_search.css" rel="stylesheet" type="text/css"/>
  31 <link href="extra_tabs.css" rel="stylesheet" type="text/css"/>
  32 <link href="version.css" rel="stylesheet" type="text/css"/>
  33 <script type="text/javascript" src="../../version.js"></script>
  34 </head>
  35 <body>
  36 <div id="top"><!-- do not remove this div, it is closed by doxygen! -->
  37 <div id="titlearea">
  38 <table cellspacing="0" cellpadding="0">
  39  <tbody>
  40  <tr style="height: 55px;">
  41   <td id="projectlogo" style="padding: 1.5em;"><img alt="Logo" src="cmsis_logo_white_small.png"/></td>
  42   <td style="padding-left: 1em; padding-bottom: 1em;padding-top: 1em;">
  43    <div id="projectname">CMSIS-Core (Cortex-M)
  44    &#160;<span id="projectnumber"><script type="text/javascript">
  45      <!--
  46      writeHeader.call(this);
  47      writeVersionDropdown.call(this, "CMSIS-Core (Cortex-M)");
  48      //-->
  49     </script>
  50    </span>
  51    </div>
  52    <div id="projectbrief">CMSIS-Core support for Cortex-M processor-based devices</div>
  53   </td>
  54    <td>        <div id="MSearchBox" class="MSearchBoxInactive">
  55         <span class="left">
  56           <span id="MSearchSelect"                onmouseover="return searchBox.OnSearchSelectShow()"                onmouseout="return searchBox.OnSearchSelectHide()">&#160;</span>
  57           <input type="text" id="MSearchField" value="" placeholder="Search" accesskey="S"
  58                onfocus="searchBox.OnSearchFieldFocus(true)"
  59                onblur="searchBox.OnSearchFieldFocus(false)"
  60                onkeyup="searchBox.OnSearchFieldChange(event)"/>
  61           </span><span class="right">
  62             <a id="MSearchClose" href="javascript:searchBox.CloseResultsWindow()"><img id="MSearchCloseImg" border="0" src="search/close.svg" alt=""/></a>
  63           </span>
  64         </div>
  65 </td>
  66   <!--END !PROJECT_NAME-->
  67  </tr>
  68  </tbody>
  69 </table>
  70 </div>
  71 <!-- end header part -->
  72 <div id="CMSISnav" class="tabs1">
  73   <ul class="tablist">
  74     <script type="text/javascript">
  75       writeComponentTabs.call(this);
  76     </script>
  77   </ul>
  78 </div>
  79 <script type="text/javascript">
  80   writeSubComponentTabs.call(this);
  81 </script>
  82 <!-- Generated by Doxygen 1.9.6 -->
  83 <script type="text/javascript">
  84 /* @license magnet:?xt=urn:btih:d3d9a9a6595521f9666a5e94cc830dab83b65699&amp;dn=expat.txt MIT */
  85 var searchBox = new SearchBox("searchBox", "search/",'.html');
  86 /* @license-end */
  87 </script>
  88 </div><!-- top -->
  89 <div id="side-nav" class="ui-resizable side-nav-resizable">
  90   <div id="nav-tree">
  91     <div id="nav-tree-contents">
  92       <div id="nav-sync" class="sync"></div>
  93     </div>
  94   </div>
  95   <div id="splitbar" style="-moz-user-select:none;"
  96        class="ui-resizable-handle">
  97   </div>
  98 </div>
  99 <script type="text/javascript">
 100 /* @license magnet:?xt=urn:btih:d3d9a9a6595521f9666a5e94cc830dab83b65699&amp;dn=expat.txt MIT */
 101 $(document).ready(function(){initNavTree('core_revisionHistory.html',''); initResizable(); });
 102 /* @license-end */
 103 </script>
 104 <div id="doc-content">
 105 <!-- window showing the filter options -->
 106 <div id="MSearchSelectWindow"
 107      onmouseover="return searchBox.OnSearchSelectShow()"
 108      onmouseout="return searchBox.OnSearchSelectHide()"
 109      onkeydown="return searchBox.OnSearchSelectKey(event)">
 110 </div>
 111
 112 <!-- iframe showing the search results (closed by default) -->
 113 <div id="MSearchResultsWindow">
 114 <div id="MSearchResults">
 115 <div class="SRPage">
 116 <div id="SRIndex">
 117 <div id="SRResults"></div>
 118 <div class="SRStatus" id="Loading">Loading...</div>
 119 <div class="SRStatus" id="Searching">Searching...</div>
 120 <div class="SRStatus" id="NoMatches">No Matches</div>
 121 </div>
 122 </div>
 123 </div>
 124 </div>
 125
 126 <div><div class="header">
 127   <div class="headertitle"><div class="title">Revision History </div></div>
 128 </div><!--header-->
 129 <div class="contents">
 130 <div class="textblock"><p><a class="anchor" id="md_src_history"></a> CMSIS-Core (M) component is maintained with its own versioning that gets offically updated upon releases of the <a href="../General/cmsis_pack.html">CMSIS Software Pack</a>.</p>
 131 <p>The table below provides information about the changes delivered with specific versions of CMSIS-Core (M).</p>
 132 <table class="cmtable" summary="Revision History">
 133 <tr>
 134 <th>Version </th><th>Description  </th></tr>
 135 <tr>
 136 <td>V6.0.0 </td><td><ul>
 137 <li>
 138 Core(M) and Core(A) joined into single Core component </li>
 139 <li>
 140 Core header files reworked, aligned with Cortex-M Technical Reference Manuals (TRMs). <br  />
 141 See <a class="el" href="core_revisionHistory.html#core6_changes">Breaking changes in CMSIS-Core v6 header files</a> for details, and <a href="https://github.com/ARM-software/CMSIS_6/issues/122">GitHub issue #122</a>. </li>
 142 <li>
 143 Previously deprecated features removed </li>
 144 <li>
 145 Dropped support for Arm Compiler 5 </li>
 146 </ul>
 147 </td></tr>
 148 <tr>
 149 <td>V5.6.0 </td><td><ul>
 150 <li>
 151 Added: Arm Cortex-M85 cpu support </li>
 152 <li>
 153 Added: Arm China Star-MC1 cpu support </li>
 154 <li>
 155 Updated: system_ARMCM55.c </li>
 156 </ul>
 157 </td></tr>
 158 <tr>
 159 <td>V5.5.0 </td><td><ul>
 160 <li>
 161 Updated GCC LinkerDescription, GCC Assembler startup </li>
 162 <li>
 163 Added ARMv8-M Stack Sealing (to linker, startup) for toolchain ARM, GCC </li>
 164 <li>
 165 Changed C-Startup to default Startup.  Updated Armv8-M Assembler startup to use GAS syntax<br  />
 166  Note: Updating existing projects may need manual user interaction!  </li>
 167 </ul>
 168 </td></tr>
 169 <tr>
 170 <td>V5.4.0 </td><td><ul>
 171 <li>
 172 Added: Cortex-M55 cpu support </li>
 173 <li>
 174 Enhanced: MVE support for Armv8.1-MML </li>
 175 <li>
 176 Fixed: Device config define checks </li>
 177 <li>
 178 Added: <a class="el" href="group__cache__functions__m7.html">Cache Functions (Level-1)</a> for Armv7-M and later </li>
 179 </ul>
 180 </td></tr>
 181 <tr>
 182 <td>V5.3.0 </td><td><ul>
 183 <li>
 184 Added: Provisions for compiler-independent C startup code. </li>
 185 </ul>
 186 </td></tr>
 187 <tr>
 188 <td>V5.2.1 </td><td><ul>
 189 <li>
 190 Fixed: Compilation issue in cmsis_armclang_ltm.h introduced in 5.2.0 </li>
 191 </ul>
 192 </td></tr>
 193 <tr>
 194 <td>V5.2.0 </td><td><ul>
 195 <li>
 196 Added: Cortex-M35P support. </li>
 197 <li>
 198 Added: Cortex-M1 support. </li>
 199 <li>
 200 Added: Armv8.1 architecture support. </li>
 201 <li>
 202 Added: <a class="el" href="group__compiler__conntrol__gr.html#ga378ac21329d33f561f90265eef89f564">__RESTRICT</a> and <a class="el" href="group__compiler__conntrol__gr.html#gab904513442afdf77d4f8c74f23cbb040">__STATIC_FORCEINLINE</a> compiler control macros. </li>
 203 </ul>
 204 </td></tr>
 205 <tr>
 206 <td>V5.1.2 </td><td><ul>
 207 <li>
 208 Removed using get/set built-ins FPSCR in GCC &gt;= 7.2 due to shortcomings. </li>
 209 <li>
 210 Added __NO_RETURN to __NVIC_SystemReset() to silence compiler warnings. </li>
 211 <li>
 212 Added support for Cortex-M1 (beta). </li>
 213 <li>
 214 Removed usage of register keyword. </li>
 215 <li>
 216 Added defines for EXC_RETURN, FNC_RETURN and integrity signature values. </li>
 217 <li>
 218 Enhanced MPUv7 API with defines for memory access attributes. </li>
 219 </ul>
 220 </td></tr>
 221 <tr>
 222 <td>V5.1.1 </td><td><ul>
 223 <li>
 224 Aligned MSPLIM and PSPLIM access functions along supported compilers. </li>
 225 </ul>
 226 </td></tr>
 227 <tr>
 228 <td>V5.1.0 </td><td><ul>
 229 <li>
 230 Added MPU Functions for ARMv8-M for Cortex-M23/M33. </li>
 231 <li>
 232 Moved __SSAT and __USAT intrinsics to CMSIS-Core. </li>
 233 <li>
 234 Aligned __REV, __REV16 and __REVSH intrinsics along supported compilers. </li>
 235 </ul>
 236 </td></tr>
 237 <tr>
 238 <td>V5.0.2 </td><td><ul>
 239 <li>
 240 Added macros <a class="el" href="group__compiler__conntrol__gr.html#gabe8693a7200e573101551d49a1772fb9">__UNALIGNED_UINT16_READ</a>, <a class="el" href="group__compiler__conntrol__gr.html#gadb9cd73446f7e11e92383cd327a23407">__UNALIGNED_UINT16_WRITE</a>. </li>
 241 <li>
 242 Added macros <a class="el" href="group__compiler__conntrol__gr.html#ga254322c344d954c9f829719a50a88e87">__UNALIGNED_UINT32_READ</a>, <a class="el" href="group__compiler__conntrol__gr.html#gabb2180285c417aa9120a360c51f64b4b">__UNALIGNED_UINT32_WRITE</a>. </li>
 243 <li>
 244 Deprecated macro __UNALIGNED_UINT32. </li>
 245 <li>
 246 Changed <a class="el" href="group__version__control__gr.html">Version Control</a> macros to be core agnostic. </li>
 247 <li>
 248 Added <a class="el" href="group__mpu__functions.html">MPU Functions for Armv6-M/v7-M</a> for Cortex-M0+/M3/M4/M7. </li>
 249 </ul>
 250 </td></tr>
 251 <tr>
 252 <td>V5.0.1 </td><td><ul>
 253 <li>
 254 Added: macro <a class="el" href="group__compiler__conntrol__gr.html#ga4dbb70fab85207c27b581ecb6532b314">__PACKED_STRUCT</a>. </li>
 255 <li>
 256 Added: uVisor support. </li>
 257 </ul>
 258 </td></tr>
 259 <tr>
 260 <td>V5.00 </td><td><ul>
 261 <li>
 262 Added: Cortex-M23, Cortex-M33 support. </li>
 263 <li>
 264 Added: macro __SAU_PRESENT with __SAU_REGION_PRESENT. </li>
 265 <li>
 266 Replaced: macro __SAU_PRESENT with __SAU_REGION_PRESENT. </li>
 267 <li>
 268 Reworked: SAU register and functions. </li>
 269 <li>
 270 Added: macro <a class="el" href="group__compiler__conntrol__gr.html#ga0c58caa5a273e2c21924509a45f8b849">__ALIGNED</a>. </li>
 271 <li>
 272 Updated: function <a class="el" href="group__Icache__functions__m7.html#ga980ffe52af778f2535ccc52f25f9a7de">SCB_EnableICache</a>. </li>
 273 <li>
 274 Added: cmsis_compiler.h with compiler specific CMSIS macros, functions, instructions. </li>
 275 <li>
 276 Added: macro <a class="el" href="group__compiler__conntrol__gr.html#gabe8996d3d985ee1529475443cc635bf1">__PACKED</a>. </li>
 277 <li>
 278 Updated: compiler specific include files. </li>
 279 <li>
 280 Updated: core dependant include files. </li>
 281 <li>
 282 Removed: deprecated files core_cmfunc.h, core_cminstr.h, core_cmsimd.h. </li>
 283 </ul>
 284 </td></tr>
 285 <tr>
 286 <td>V5.00<br  />
 287 Beta 6 </td><td><ul>
 288 <li>
 289 Added: SCB_CFSR register bit definitions. </li>
 290 <li>
 291 Added: function <a class="el" href="group__NVIC__gr.html#ga72f102d31af0ee4aa7a6fb7a180840f3">NVIC_GetEnableIRQ</a>. </li>
 292 <li>
 293 Updated: core instruction macros <a class="el" href="group__intrinsic__CPU__gr.html#gac71fad9f0a91980fecafcb450ee0a63e">__NOP</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gaed91dfbf3d7d7b7fba8d912fcbeaad88">__WFI</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gad3efec76c3bfa2b8528ded530386c563">__WFE</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga3c34da7eb16496ae2668a5b95fa441e7">__SEV</a> for toolchain GCC. </li>
 294 </ul>
 295 </td></tr>
 296 <tr>
 297 <td>V5.00<br  />
 298 Beta 5 </td><td><ul>
 299 <li>
 300 Moved: DSP libraries from CMSIS/DSP/Lib to CMSIS/Lib. </li>
 301 <li>
 302 Added: DSP libraries build projects to CMSIS pack. </li>
 303 </ul>
 304 </td></tr>
 305 <tr>
 306 <td>V5.00<br  />
 307 Beta 4 </td><td><ul>
 308 <li>
 309 Updated: ARMv8M device files. </li>
 310 <li>
 311 Corrected: ARMv8MBL interrupts. </li>
 312 <li>
 313 Reworked: NVIC functions. </li>
 314 </ul>
 315 </td></tr>
 316 <tr>
 317 <td>V5.00<br  />
 318 Beta 2 </td><td><ul>
 319 <li>
 320 Changed: ARMv8M SAU regions to 8. </li>
 321 <li>
 322 Changed: moved function <a class="el" href="group__sau__trustzone__functions.html#ga6093bc5939ea8924fbcfdffb8f0553f1">TZ_SAU_Setup</a> to file partition_&lt;device&gt;.h. </li>
 323 <li>
 324 Changed: license under Apache-2.0. </li>
 325 <li>
 326 Added: check if macro is defined before use. </li>
 327 <li>
 328 Corrected: function <a class="el" href="group__Dcache__functions__m7.html#gafe64b44d1a61483a947e44a77a9d3287">SCB_DisableDCache</a>. </li>
 329 <li>
 330 Corrected: macros <a class="el" href="group__peripheral__gr.html#ga286e3b913dbd236c7f48ea70c8821f4e">_VAL2FLD</a>, <a class="el" href="group__peripheral__gr.html#ga139b6e261c981f014f386927ca4a8444">_FLD2VAL</a>. </li>
 331 <li>
 332 Added: NVIC function virtualization with macros <a class="el" href="group__NVIC__gr.html#gadc48b4ed09386aab48fa6b9c96d9034c">CMSIS_NVIC_VIRTUAL</a> and <a class="el" href="group__NVIC__gr.html#gad01d3aa220b50ef141b06c93888b268d">CMSIS_VECTAB_VIRTUAL</a>. </li>
 333 </ul>
 334 </td></tr>
 335 <tr>
 336 <td>V5.00<br  />
 337 Beta 1 </td><td><ul>
 338 <li>
 339 Renamed: cmsis_armcc_V6.h to cmsis_armclang.h. </li>
 340 <li>
 341 Renamed: core_*.h to lower case. </li>
 342 <li>
 343 Added: function <a class="el" href="group__fpu__functions.html#ga6bcad99ce80a0e7e4ddc6f2379081756">SCB_GetFPUType</a> to all CMSIS cores. </li>
 344 <li>
 345 Added: ARMv8-M support. </li>
 346 </ul>
 347 </td></tr>
 348 <tr>
 349 <td>V4.30 </td><td><ul>
 350 <li>
 351 Corrected: DoxyGen function parameter comments. </li>
 352 <li>
 353 Corrected: IAR toolchain: removed for <a class="el" href="group__NVIC__gr.html#ga1b47d17e90b6a03e7bd1ec6a0d549b46">NVIC_SystemReset</a> the attribute(noreturn). </li>
 354 <li>
 355 Corrected: GCC toolchain: suppressed irrelevant compiler warnings. </li>
 356 <li>
 357 Added: Support files for Arm Compiler v6 (cmsis_armcc_v6.h). </li>
 358 </ul>
 359 </td></tr>
 360 <tr>
 361 <td>V4.20 </td><td><ul>
 362 <li>
 363 Corrected: MISRA-C:2004 violations. </li>
 364 <li>
 365 Corrected: predefined macro for TI CCS Compiler. </li>
 366 <li>
 367 Corrected: function <a class="el" href="group__intrinsic__SIMD__gr.html#ga15d8899a173effb8ad8c7268da32b60e">__SHADD16</a> in arm_math.h. </li>
 368 <li>
 369 Updated: cache functions for Cortex-M7. </li>
 370 <li>
 371 Added: macros <a class="el" href="group__peripheral__gr.html#ga286e3b913dbd236c7f48ea70c8821f4e">_VAL2FLD</a>, <a class="el" href="group__peripheral__gr.html#ga139b6e261c981f014f386927ca4a8444">_FLD2VAL</a> to core_*.h. </li>
 372 <li>
 373 Updated: functions <a class="el" href="group__intrinsic__SIMD__gr.html#ga87618799672e1511e33964bc71467eb3">__QASX</a>, <a class="el" href="group__intrinsic__SIMD__gr.html#gab41eb2b17512ab01d476fc9d5bd19520">__QSAX</a>, <a class="el" href="group__intrinsic__SIMD__gr.html#gae0a649035f67627464fd80e7218c89d5">__SHASX</a>, <a class="el" href="group__intrinsic__SIMD__gr.html#gafadbd89c36b5addcf1ca10dd392db3e9">__SHSAX</a>. </li>
 374 <li>
 375 Corrected: potential bug in function <a class="el" href="group__intrinsic__SIMD__gr.html#ga15d8899a173effb8ad8c7268da32b60e">__SHADD16</a>. </li>
 376 </ul>
 377 </td></tr>
 378 <tr>
 379 <td>V4.10 </td><td><ul>
 380 <li>
 381 Corrected: MISRA-C:2004 violations. </li>
 382 <li>
 383 Corrected: intrinsic functions <a class="el" href="group__intrinsic__CPU__gr.html#gacb2a8ca6eae1ba4b31161578b720c199">__DSB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gab1c9b393641dc2d397b3408fdbe72b96">__DMB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga93c09b4709394d81977300d5f84950e5">__ISB</a>. </li>
 384 <li>
 385 Corrected: register definitions for ITCMCR register. </li>
 386 <li>
 387 Corrected: register definitions for <a class="el" href="unionCONTROL__Type.html">CONTROL_Type</a> register. </li>
 388 <li>
 389 Added: functions <a class="el" href="group__fpu__functions.html#ga6bcad99ce80a0e7e4ddc6f2379081756">SCB_GetFPUType</a>, <a class="el" href="group__Dcache__functions__m7.html#ga31c2439722ab4dbd0c67b196e3377ca7">SCB_InvalidateDCache_by_Addr</a> to core_cm7.h. </li>
 390 <li>
 391 Added: register definitions for <a class="el" href="unionAPSR__Type.html">APSR_Type</a>, <a class="el" href="unionIPSR__Type.html">IPSR_Type</a>, <a class="el" href="unionxPSR__Type.html">xPSR_Type</a> register. </li>
 392 <li>
 393 Added: <a class="el" href="group__Core__Register__gr.html#ga62fa63d39cf22df348857d5f44ab64d9">__set_BASEPRI_MAX</a> function to core_cmFunc.h. </li>
 394 <li>
 395 Added: intrinsic functions <a class="el" href="group__intrinsic__CPU__gr.html#gad6f9f297f6b91a995ee199fbc796b863">__RBIT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga90884c591ac5d73d6069334eba9d6c02">__CLZ</a> for Cortex-M0/CortexM0+. </li>
 396 </ul>
 397 </td></tr>
 398 <tr>
 399 <td>V4.00 </td><td><ul>
 400 <li>
 401 Added: Cortex-M7 support. </li>
 402 <li>
 403 Added: intrinsic functions for <a class="el" href="group__intrinsic__CPU__gr.html#gac09134f1bf9c49db07282001afcc9380">__RRX</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga9464d75db32846aa8295c3c3adfacb41">__LDRBT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gaa762b8bc5634ce38cb14d62a6b2aee32">__LDRHT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga616504f5da979ba8a073d428d6e8d5c7">__LDRT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gad41aa59c92c0a165b7f98428d3320cd5">__STRBT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga2b5d93b8e461755b1072a03df3f1722e">__STRHT</a>, and <a class="el" href="group__intrinsic__CPU__gr.html#ga625bc4ac0b1d50de9bcd13d9f050030e">__STRT</a> </li>
 404 </ul>
 405 </td></tr>
 406 <tr>
 407 <td>V3.40 </td><td><ul>
 408 <li>
 409 Corrected: C++ include guard settings. </li>
 410 </ul>
 411 </td></tr>
 412 <tr>
 413 <td>V3.30 </td><td><ul>
 414 <li>
 415 Added: COSMIC tool chain support. </li>
 416 <li>
 417 Corrected: GCC __SMLALDX instruction intrinsic for Cortex-M4. </li>
 418 <li>
 419 Corrected: GCC __SMLALD instruction intrinsic for Cortex-M4. </li>
 420 <li>
 421 Corrected: GCC/CLang warnings. </li>
 422 </ul>
 423 </td></tr>
 424 <tr>
 425 <td>V3.20 </td><td><ul>
 426 <li>
 427 Added: <a class="el" href="group__intrinsic__CPU__gr.html#ga92f5621626711931da71eaa8bf301af7">__BKPT</a> instruction intrinsic. </li>
 428 <li>
 429 Added: <a class="el" href="group__intrinsic__SIMD__gr.html#gaea60757232f740ec6b09980eebb614ff">__SMMLA</a> instruction intrinsic for Cortex-M4. </li>
 430 <li>
 431 Corrected: <a class="el" href="group__ITM__Debug__gr.html#gaaa7c716331f74d644bf6bf25cd3392d1">ITM_SendChar</a>. </li>
 432 <li>
 433 Corrected: <a class="el" href="group__Core__Register__gr.html#ga0f98dfbd252b89d12564472dbeba9c27">__enable_irq</a>, <a class="el" href="group__Core__Register__gr.html#gaeb8e5f7564a8ea23678fe3c987b04013">__disable_irq</a> and inline assembly for GCC Compiler. </li>
 434 <li>
 435 Corrected: <a class="el" href="group__NVIC__gr.html#gab18fb9f6c5f4c70fdd73047f0f7c8395">NVIC_GetPriority</a> and VTOR_TBLOFF for Cortex-M0/M0+, SC000. </li>
 436 <li>
 437 Corrected: rework of in-line assembly functions to remove potential compiler warnings. </li>
 438 </ul>
 439 </td></tr>
 440 <tr>
 441 <td>V3.01 </td><td><ul>
 442 <li>
 443 Added support for Cortex-M0+ processor. </li>
 444 </ul>
 445 </td></tr>
 446 <tr>
 447 <td>V3.00 </td><td><ul>
 448 <li>
 449 Added support for GNU GCC ARM Embedded Compiler. </li>
 450 <li>
 451 Added function <a class="el" href="group__intrinsic__CPU__gr.html#gaf66beb577bb9d90424c3d1d7f684c024">__ROR</a>. </li>
 452 <li>
 453 Added <a class="el" href="regMap_pg.html">Register Mapping</a> for TPIU, DWT. </li>
 454 <li>
 455 Added support for <a class="el" href="device_h_pg.html#core_config_sect">SC000 and SC300 processors</a>. </li>
 456 <li>
 457 Corrected <a class="el" href="group__ITM__Debug__gr.html#gaaa7c716331f74d644bf6bf25cd3392d1">ITM_SendChar</a> function. </li>
 458 <li>
 459 Corrected the functions <a class="el" href="group__intrinsic__CPU__gr.html#gaab6482d1f59f59e2b6b7efc1af391c99">__STREXB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga0a354bdf71caa52f081a4a54e84c8d2a">__STREXH</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga335deaaa7991490e1450cb7d1e4c5197">__STREXW</a> for the GNU GCC compiler section. </li>
 460 <li>
 461 Documentation restructured. </li>
 462 </ul>
 463 </td></tr>
 464 <tr>
 465 <td>V2.10 </td><td><ul>
 466 <li>
 467 Updated documentation. </li>
 468 <li>
 469 Updated CMSIS core include files. </li>
 470 <li>
 471 Changed CMSIS/Device folder structure. </li>
 472 <li>
 473 Added support for Cortex-M0, Cortex-M4 w/o FPU to CMSIS DSP library. </li>
 474 <li>
 475 Reworked CMSIS DSP library examples. </li>
 476 </ul>
 477 </td></tr>
 478 <tr>
 479 <td>V2.00 </td><td><ul>
 480 <li>
 481 Added support for Cortex-M4 processor. </li>
 482 </ul>
 483 </td></tr>
 484 <tr>
 485 <td>V1.30 </td><td><ul>
 486 <li>
 487 Reworked Startup Concept. </li>
 488 <li>
 489 Added additional Debug Functionality. </li>
 490 <li>
 491 Changed folder structure. </li>
 492 <li>
 493 Added doxygen comments. </li>
 494 <li>
 495 Added definitions for bit. </li>
 496 </ul>
 497 </td></tr>
 498 <tr>
 499 <td>V1.01 </td><td><ul>
 500 <li>
 501 Added support for Cortex-M0 processor. </li>
 502 </ul>
 503 </td></tr>
 504 <tr>
 505 <td>V1.01 </td><td><ul>
 506 <li>
 507 Added intrinsic functions for <a class="el" href="group__intrinsic__CPU__gr.html#ga9e3ac13d8dcf4331176b624cf6234a7e">__LDREXB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga9feffc093d6f68b120d592a7a0d45a15">__LDREXH</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gabd78840a0f2464905b7cec791ebc6a4c">__LDREXW</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gaab6482d1f59f59e2b6b7efc1af391c99">__STREXB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga0a354bdf71caa52f081a4a54e84c8d2a">__STREXH</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga335deaaa7991490e1450cb7d1e4c5197">__STREXW</a>, and <a class="el" href="group__intrinsic__CPU__gr.html#ga354c5ac8870cc3dfb823367af9c4b412">__CLREX</a> </li>
 508 </ul>
 509 </td></tr>
 510 <tr>
 511 <td>V1.00 </td><td><ul>
 512 <li>
 513 Initial Release for Cortex-M3 processor. </li>
 514 </ul>
 515 </td></tr>
 516 </table>
 517 <p><a class="anchor" id="core6_changes"></a></p><h1>Breaking changes in CMSIS-Core v6 header files</h1>
 518 <p><a class="el" href="cmsis_core_files.html#cmsis_standard_files">CMSIS-Core Standard Files</a> in CMSIS-Core v6.0.0 have received a number of changes that are incompatible with CMSIS-Core v5.6.0.</p>
 519 <p>In summary, following types of incompatible changes are present:</p><ul>
 520 <li>struct member is renamed in an existing structure (e.g. NVIC-&gt;PR -&gt; NVIC-&gt;IPR)</li>
 521 <li>struct name is changed (e.g. CoreDebug_Type -&gt; <a class="el" href="structDCB__Type.html" title="Structure type to access the Debug Control Block Registers (DCB).">DCB_Type</a>)</li>
 522 <li>define name is changed (e.g. CoreDebug_DEMCR_TRCENA_Msk -&gt; DCB_DEMCR_TRCENA_Msk)</li>
 523 </ul>
 524 <p><a href="https://github.com/ARM-software/CMSIS_6/issues/122">GitHub issue #122</a> discusses how to resolve such incompatibilities.</p>
 525 <p>Below is detailed information about the changes relevant for each Cortex-M core.</p>
 526 <p><b>Cortex-M0, Cortex-M0+, Cortex-M1:</b></p><ul>
 527 <li>struct <a class="el" href="structNVIC__Type.html" title="Structure type to access the Nested Vectored Interrupt Controller (NVIC).">NVIC_Type</a><ul>
 528 <li>member IP renamed to IPR</li>
 529 </ul>
 530 </li>
 531 <li>struct <a class="el" href="structSCB__Type.html" title="Structure type to access the System Control Block (SCB).">SCB_Type</a><ul>
 532 <li>member SHP renamed to SHPR</li>
 533 </ul>
 534 </li>
 535 </ul>
 536 <p><b>Cortex-M3, Cortex-M4:</b></p><ul>
 537 <li>struct <a class="el" href="structNVIC__Type.html" title="Structure type to access the Nested Vectored Interrupt Controller (NVIC).">NVIC_Type</a><ul>
 538 <li>member IP renamed to IPR</li>
 539 </ul>
 540 </li>
 541 <li>struct <a class="el" href="structSCB__Type.html" title="Structure type to access the System Control Block (SCB).">SCB_Type</a><ul>
 542 <li>member SHP renamed to SHPR</li>
 543 <li>member PFR renamed to ID_PFR</li>
 544 <li>member PFR renamed to ID_PFR</li>
 545 <li>member DFR renamed to ID_PFR</li>
 546 <li>member ADR renamed to ID_AFR</li>
 547 <li>member MMFR renamed to ID_MMFR</li>
 548 <li>member ISAR renamed to ID_ISAR</li>
 549 <li>member STIR added</li>
 550 </ul>
 551 </li>
 552 <li>struct <a class="el" href="structITM__Type.html" title="Structure type to access the Instrumentation Trace Macrocell Register (ITM).">ITM_Type</a>:<ul>
 553 <li>members PIDx and CIDx removed</li>
 554 </ul>
 555 </li>
 556 <li>define names for ITM_TCR_* changed</li>
 557 <li>define names for ITM_LSR_* changed</li>
 558 <li>struct TPI_Type renamed to <a class="el" href="structTPIU__Type.html" title="Structure type to access the Trace Port Interface Register (TPI).">TPIU_Type</a></li>
 559 <li>define names for TPI_* renamed to TPIU_*</li>
 560 <li>define names for FPU_MVFR0/1_* changed (Cortex-M4)</li>
 561 <li>struct CoreDebug_Type renamed to <a class="el" href="structDCB__Type.html" title="Structure type to access the Debug Control Block Registers (DCB).">DCB_Type</a></li>
 562 <li>defines for CoreDebug_* renamed to DCB_*</li>
 563 </ul>
 564 <p><b>Cortex-M7:</b></p><ul>
 565 <li>struct <a class="el" href="structNVIC__Type.html" title="Structure type to access the Nested Vectored Interrupt Controller (NVIC).">NVIC_Type</a><ul>
 566 <li>member IP renamed to IPR</li>
 567 </ul>
 568 </li>
 569 <li>struct <a class="el" href="structSCB__Type.html" title="Structure type to access the System Control Block (SCB).">SCB_Type</a><ul>
 570 <li>member ID_MFR renamed to ID_MMFR</li>
 571 </ul>
 572 </li>
 573 <li>struct <a class="el" href="structITM__Type.html" title="Structure type to access the Instrumentation Trace Macrocell Register (ITM).">ITM_Type</a>:<ul>
 574 <li>members PIDx and CIDx removed</li>
 575 </ul>
 576 </li>
 577 <li>define names for ITM_TCR_* changed</li>
 578 <li>define names for ITM_LSR_* changed</li>
 579 <li>struct TPI_Type renamed to <a class="el" href="structTPIU__Type.html" title="Structure type to access the Trace Port Interface Register (TPI).">TPIU_Type</a></li>
 580 <li>define names for TPI_* renamed to TPIU_*</li>
 581 <li>define names for FPU_MVFR0/1_* changed</li>
 582 <li>struct CoreDebug_Type renamed to <a class="el" href="structDCB__Type.html" title="Structure type to access the Debug Control Block Registers (DCB).">DCB_Type</a></li>
 583 <li>defines for CoreDebug_* renamed to DCB_*</li>
 584 </ul>
 585 <p><b>Cortex-M23:</b></p><ul>
 586 <li>struct <a class="el" href="structDWT__Type.html" title="Structure type to access the Data Watchpoint and Trace Register (DWT).">DWT_Type</a><ul>
 587 <li>member RESERVED0[6] replaced by CYCCNT, CPICNT, EXCCNT, SLEEPCNT, LSUCNT, FOLDCNT</li>
 588 <li>other RESERVED members mainly removed</li>
 589 </ul>
 590 </li>
 591 <li>struct TPI_Type renamed to <a class="el" href="structTPIU__Type.html" title="Structure type to access the Trace Port Interface Register (TPI).">TPIU_Type</a></li>
 592 <li>define names for TPI_* renamed to TPIU_*</li>
 593 <li>struct CoreDebug_Type removed (struct <a class="el" href="structDCB__Type.html" title="Structure type to access the Debug Control Block Registers (DCB).">DCB_Type</a> already existed)</li>
 594 <li>defines CoreDebug_ removed (defines DCB_ already existed)</li>
 595 </ul>
 596 <p><b>Cortex-M33:</b></p><ul>
 597 <li>struct <a class="el" href="structITM__Type.html" title="Structure type to access the Instrumentation Trace Macrocell Register (ITM).">ITM_Type</a>:<ul>
 598 <li>members LAR, LSR removed</li>
 599 <li>members PIDx and CIDx removed</li>
 600 </ul>
 601 </li>
 602 <li>struct TPI_Type renamed to <a class="el" href="structTPIU__Type.html" title="Structure type to access the Trace Port Interface Register (TPI).">TPIU_Type</a></li>
 603 <li>define names for TPI_* renamed to TPIU_*</li>
 604 <li>define names for FPU_MVFR0/1_* changed</li>
 605 <li>struct CoreDebug_Type removed (struct <a class="el" href="structDCB__Type.html" title="Structure type to access the Debug Control Block Registers (DCB).">DCB_Type</a> already existed)</li>
 606 <li>defines CoreDebug_ removed (defines DCB_ already existed)</li>
 607 </ul>
 608 <p><b>Cortex-M55, Cortex-M85:</b></p><ul>
 609 <li>struct <a class="el" href="structITM__Type.html" title="Structure type to access the Instrumentation Trace Macrocell Register (ITM).">ITM_Type</a>:<ul>
 610 <li>members LAR, LSR removed</li>
 611 <li>members PIDx and CIDx removed</li>
 612 </ul>
 613 </li>
 614 <li>struct <a class="el" href="structDWT__Type.html" title="Structure type to access the Data Watchpoint and Trace Register (DWT).">DWT_Type</a>:<ul>
 615 <li>members PIDx and CIDx removed</li>
 616 </ul>
 617 </li>
 618 <li>struct <a class="el" href="structEWIC__Type.html" title="Structure type to access the External Wakeup Interrupt Controller Registers (EWIC).">EWIC_Type</a><ul>
 619 <li>all members renamed</li>
 620 </ul>
 621 </li>
 622 <li>define names EWIC_* changed</li>
 623 <li>struct TPI_Type renamed to <a class="el" href="structTPIU__Type.html" title="Structure type to access the Trace Port Interface Register (TPI).">TPIU_Type</a><ul>
 624 <li>members LAR, LSR replaced</li>
 625 </ul>
 626 </li>
 627 <li>define names for TPI_* renamed to TPIU_*</li>
 628 <li>struct <a class="el" href="structPMU__Type.html" title="Structure type to access the Performance Monitoring Unit (PMU).">PMU_Type</a><ul>
 629 <li>members PIDx and CIDx removed</li>
 630 </ul>
 631 </li>
 632 <li>struct CoreDebug_Type removed (struct <a class="el" href="structDCB__Type.html" title="Structure type to access the Debug Control Block Registers (DCB).">DCB_Type</a> already existed)</li>
 633 <li>defines CoreDebug_ removed (defines DCB_ already existed)</li>
 634 <li>struct <a class="el" href="structDIB__Type.html" title="Structure type to access the Debug Identification Block Registers (DIB).">DIB_Type</a><ul>
 635 <li>members DLAR, DLSR removed (replaced by RESERVED0[2])</li>
 636 </ul>
 637 </li>
 638 <li>defines for DIB_DLAR_* and DIB_DLSR_* removed </li>
 639 </ul>
 640 </div></div><!-- contents -->
 641 </div><!-- PageDoc -->
 642 </div><!-- doc-content -->
 643 <!-- start footer part -->
 644 <div id="nav-path" class="navpath"><!-- id is needed for treeview function! -->
 645   <ul>
 646     <li class="footer">
 647       <script type="text/javascript">
 648         <!--
 649         writeFooter.call(this);
 650         //-->
 651       </script>
 652     </li>
 653   </ul>
 654 </div>
 655 </body>
 656 </html>