begriffs open source - cmsis/blob - CMSIS/CoreValidation/Tests/Cortex-A5/AC6LTM/CV_Config.h

   1 /*-----------------------------------------------------------------------------
   2  *      Name:         CV_Config.h
   3  *      Purpose:      CV Config header
   4  *----------------------------------------------------------------------------
   5  *      Copyright (c) 2017 ARM Limited. All rights reserved.
   6  *----------------------------------------------------------------------------*/
   7 #ifndef __CV_CONFIG_H
   8 #define __CV_CONFIG_H
   9
  10 #include "RTE_Components.h"
  11 #include CMSIS_device_header
  12
  13 #define RTE_CV_COREINSTR  1
  14 #define RTE_CV_COREFUNC   1
  15 #define RTE_CV_L1CACHE    1
  16
  17 //-------- <<< Use Configuration Wizard in Context Menu >>> --------------------
  18
  19 // <h> Common Test Settings
  20 // <o> Print Output Format <0=> Plain Text <1=> XML
  21 // <i> Set the test results output format to plain text or XML
  22 #ifndef PRINT_XML_REPORT
  23 #define PRINT_XML_REPORT            1
  24 #endif
  25 // <o> Buffer size for assertions results
  26 // <i> Set the buffer size for assertions results buffer
  27 #define BUFFER_ASSERTIONS           128U
  28 // </h>
  29
  30 // <h> Disable Test Cases
  31 // <i> Uncheck to disable an individual test case
  32 // <q00> TC_CoreInstr_NOP
  33 // <q01> TC_CoreInstr_REV
  34 // <q02> TC_CoreInstr_REV16
  35 // <q03> TC_CoreInstr_REVSH
  36 // <q04> TC_CoreInstr_ROR
  37 // <q05> TC_CoreInstr_RBIT
  38 // <q06> TC_CoreInstr_CLZ
  39 // <q07> TC_CoreInstr_Exclusives
  40 // <q08> TC_CoreInstr_SSAT
  41 // <q09> TC_CoreInstr_USAT
  42
  43 #define TC_COREINSTR_NOP_EN                 1
  44 #define TC_COREINSTR_REV_EN                 1
  45 #define TC_COREINSTR_REV16_EN               1
  46 #define TC_COREINSTR_REVSH_EN               1
  47 #define TC_COREINSTR_ROR_EN                 1
  48 #define TC_COREINSTR_RBIT_EN                1
  49 #define TC_COREINSTR_CLZ_EN                 1
  50 #define TC_COREINSTR_EXCLUSIVES_EN          1
  51 #define TC_COREINSTR_SSAT_EN                1
  52 #define TC_COREINSTR_USAT_EN                1
  53
  54 // <q09> TC_CoreAFunc_FPSCR
  55 // <q10> TC_CoreAFunc_CPSR
  56 // <q11> TC_CoreAFunc_Mode
  57 // <q12> TC_CoreAFunc_SP
  58 // <q13> TC_CoreAFunc_SP_usr
  59 // <q14> TC_CoreAFunc_FPEXC
  60 // <q15> TC_CoreAFunc_ACTLR
  61 // <q16> TC_CoreAFunc_CPACR
  62 // <q17> TC_CoreAFunc_DFSR
  63 // <q18> TC_CoreAFunc_IFSR
  64 // <q19> TC_CoreAFunc_ISR
  65 // <q20> TC_CoreAFunc_CBAR
  66 // <q21> TC_CoreAFunc_TTBR0
  67 // <q22> TC_CoreAFunc_DACR
  68 // <q23> TC_CoreAFunc_SCTLR
  69 // <q24> TC_CoreAFunc_ACTRL
  70 // <q25> TC_CoreAFunc_MPIDR
  71 // <q26> TC_CoreAFunc_VBAR
  72 // <q27> TC_CoreAFunc_MVBAR
  73
  74 #define TC_COREAFUNC_IRQ                    1
  75 #define TC_COREAFUNC_FPSCR                  1
  76 #define TC_COREAFUNC_CPSR                   1
  77 #define TC_COREAFUNC_MODE                   1
  78 #define TC_COREAFUNC_SP                     1
  79 #define TC_COREAFUNC_SP_USR                 1
  80 #define TC_COREAFUNC_FPEXC                  1
  81 #define TC_COREAFUNC_ACTLR                  1
  82 #define TC_COREAFUNC_CPACR                  1
  83 #define TC_COREAFUNC_DFSR                   1
  84 #define TC_COREAFUNC_IFSR                   1
  85 #define TC_COREAFUNC_ISR                    1
  86 #define TC_COREAFUNC_CBAR                   1
  87 #define TC_COREAFUNC_TTBR0                  1
  88 #define TC_COREAFUNC_DACR                   1
  89 #define TC_COREAFUNC_SCTLR                  1
  90 #define TC_COREAFUNC_ACTRL                  1
  91 #define TC_COREAFUNC_MPIDR                  1
  92 #define TC_COREAFUNC_VBAR                   1
  93 #define TC_COREAFUNC_MVBAR                  1
  94
  95 // <q28> TC_GenTimer_CNTFRQ
  96 // <q29> TC_GenTimer_CNTP_TVAL
  97 // <q30> TC_GenTimer_CNTP_CTL
  98 // <q31> TC_GenTimer_CNTPCT
  99 // <q32> TC_GenTimer_CNTP_CVAL
 100
 101 #define TC_GENTIMER_CNTFRQ                  1
 102 #define TC_GENTIMER_CNTP_TVAL               1
 103 #define TC_GENTIMER_CNTP_CTL                1
 104 #define TC_GENTIMER_CNTPCT                  1
 105 #define TC_GENTIMER_CNTP_CVAL               1
 106
 107 // <q33> TC_L1Cache_EnDisable
 108 // <q34> TC_L1Cache_EnDisableBTAC
 109 // <q35> TC_L1Cache_log2_up
 110 // <q36> TC_L1Cache_InvalidateDCacheAll
 111 // <q37> TC_L1Cache_CleanDCacheAll
 112 // <q38> TC_L1Cache_CleanInvalidateDCacheAll
 113
 114 #define TC_L1CACHE_ENDISABLE                1
 115 #define TC_L1CACHE_ENDISABLEBTAC            1
 116 #define TC_L1CACHE_LOG2_UP                  1
 117 #define TC_L1CACHE_INVALIDATEDCACHEALL      1
 118 #define TC_L1CACHE_CLEANDCACHEALL           1
 119 #define TC_L1CACHE_CLEANINVALIDATEDCACHEALL 1
 120 // </h>
 121
 122 #endif /* __CV_CONFIG_H */
 123