begriffs open source - cmsis/blob - main/Core/core_revisionHistory.html

   1 <!-- HTML header for doxygen 1.9.6-->
   2 <!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "https://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
   3 <html xmlns="http://www.w3.org/1999/xhtml" lang="en-US">
   4 <head>
   5 <meta http-equiv="Content-Type" content="text/xhtml;charset=UTF-8"/>
   6 <meta http-equiv="X-UA-Compatible" content="IE=11"/>
   7 <meta name="viewport" content="width=device-width, initial-scale=1"/>
   8 <title>CMSIS-Core (Cortex-M): Revision History</title>
   9 <link href="doxygen.css" rel="stylesheet" type="text/css" />
  10 <script type="text/javascript" src="jquery.js"></script>
  11 <script type="text/javascript" src="dynsections.js"></script>
  12 <script type="text/javascript" src="tabs.js"></script>
  13 <script type="text/javascript" src="footer.js"></script>
  14 <script type="text/javascript" src="navtree.js"></script>
  15 <link href="navtree.css" rel="stylesheet" type="text/css"/>
  16 <script type="text/javascript" src="resize.js"></script>
  17 <script type="text/javascript" src="navtreedata.js"></script>
  18 <script type="text/javascript" src="navtree.js"></script>
  19 <link href="search/search.css" rel="stylesheet" type="text/css"/>
  20 <script type="text/javascript" src="search/searchdata.js"></script>
  21 <script type="text/javascript" src="search/search.js"></script>
  22 <script type="text/javascript">
  23 /* @license magnet:?xt=urn:btih:d3d9a9a6595521f9666a5e94cc830dab83b65699&amp;dn=expat.txt MIT */
  24   $(document).ready(function() { init_search(); });
  25 /* @license-end */
  26 </script>
  27 <script type="text/javascript" src="darkmode_toggle.js"></script>
  28 <link href="extra_stylesheet.css" rel="stylesheet" type="text/css"/>
  29 <link href="extra_navtree.css" rel="stylesheet" type="text/css"/>
  30 <link href="extra_search.css" rel="stylesheet" type="text/css"/>
  31 <link href="extra_tabs.css" rel="stylesheet" type="text/css"/>
  32 <link href="version.css" rel="stylesheet" type="text/css"/>
  33 <script type="text/javascript" src="../../version.js"></script>
  34 </head>
  35 <body>
  36 <div id="top"><!-- do not remove this div, it is closed by doxygen! -->
  37 <div id="titlearea">
  38 <table cellspacing="0" cellpadding="0">
  39  <tbody>
  40  <tr style="height: 55px;">
  41   <td id="projectlogo" style="padding: 1.5em;"><img alt="Logo" src="cmsis_logo_white_small.png"/></td>
  42   <td style="padding-left: 1em; padding-bottom: 1em;padding-top: 1em;">
  43    <div id="projectname">CMSIS-Core (Cortex-M)
  44    &#160;<span id="projectnumber"><script type="text/javascript">
  45      <!--
  46      writeHeader.call(this);
  47      writeVersionDropdown.call(this, "CMSIS-Core (Cortex-M)");
  48      //-->
  49     </script>
  50    </span>
  51    </div>
  52    <div id="projectbrief">CMSIS-Core support for Cortex-M processor-based devices</div>
  53   </td>
  54    <td>        <div id="MSearchBox" class="MSearchBoxInactive">
  55         <span class="left">
  56           <span id="MSearchSelect"                onmouseover="return searchBox.OnSearchSelectShow()"                onmouseout="return searchBox.OnSearchSelectHide()">&#160;</span>
  57           <input type="text" id="MSearchField" value="" placeholder="Search" accesskey="S"
  58                onfocus="searchBox.OnSearchFieldFocus(true)"
  59                onblur="searchBox.OnSearchFieldFocus(false)"
  60                onkeyup="searchBox.OnSearchFieldChange(event)"/>
  61           </span><span class="right">
  62             <a id="MSearchClose" href="javascript:searchBox.CloseResultsWindow()"><img id="MSearchCloseImg" border="0" src="search/close.svg" alt=""/></a>
  63           </span>
  64         </div>
  65 </td>
  66   <!--END !PROJECT_NAME-->
  67  </tr>
  68  </tbody>
  69 </table>
  70 </div>
  71 <!-- end header part -->
  72 <div id="CMSISnav" class="tabs1">
  73   <ul class="tablist">
  74     <script type="text/javascript">
  75       writeComponentTabs.call(this);
  76     </script>
  77   </ul>
  78 </div>
  79 <script type="text/javascript">
  80   writeSubComponentTabs.call(this);
  81 </script>
  82 <!-- Generated by Doxygen 1.9.6 -->
  83 <script type="text/javascript">
  84 /* @license magnet:?xt=urn:btih:d3d9a9a6595521f9666a5e94cc830dab83b65699&amp;dn=expat.txt MIT */
  85 var searchBox = new SearchBox("searchBox", "search/",'.html');
  86 /* @license-end */
  87 </script>
  88 </div><!-- top -->
  89 <div id="side-nav" class="ui-resizable side-nav-resizable">
  90   <div id="nav-tree">
  91     <div id="nav-tree-contents">
  92       <div id="nav-sync" class="sync"></div>
  93     </div>
  94   </div>
  95   <div id="splitbar" style="-moz-user-select:none;"
  96        class="ui-resizable-handle">
  97   </div>
  98 </div>
  99 <script type="text/javascript">
 100 /* @license magnet:?xt=urn:btih:d3d9a9a6595521f9666a5e94cc830dab83b65699&amp;dn=expat.txt MIT */
 101 $(document).ready(function(){initNavTree('core_revisionHistory.html',''); initResizable(); });
 102 /* @license-end */
 103 </script>
 104 <div id="doc-content">
 105 <!-- window showing the filter options -->
 106 <div id="MSearchSelectWindow"
 107      onmouseover="return searchBox.OnSearchSelectShow()"
 108      onmouseout="return searchBox.OnSearchSelectHide()"
 109      onkeydown="return searchBox.OnSearchSelectKey(event)">
 110 </div>
 111
 112 <!-- iframe showing the search results (closed by default) -->
 113 <div id="MSearchResultsWindow">
 114 <div id="MSearchResults">
 115 <div class="SRPage">
 116 <div id="SRIndex">
 117 <div id="SRResults"></div>
 118 <div class="SRStatus" id="Loading">Loading...</div>
 119 <div class="SRStatus" id="Searching">Searching...</div>
 120 <div class="SRStatus" id="NoMatches">No Matches</div>
 121 </div>
 122 </div>
 123 </div>
 124 </div>
 125
 126 <div><div class="header">
 127   <div class="headertitle"><div class="title">Revision History </div></div>
 128 </div><!--header-->
 129 <div class="contents">
 130 <div class="textblock"><p><a class="anchor" id="md_src_history"></a> CMSIS-Core (M) component is maintained with its own versioning that gets offically updated upon releases of the <a href="../General/cmsis_pack.html">CMSIS Software Pack</a>.</p>
 131 <p>The table below provides information about the changes delivered with specific versions of CMSIS-Core (M).</p>
 132 <table class="cmtable" summary="Revision History">
 133 <tr>
 134 <th>Version </th><th>Description  </th></tr>
 135 <tr>
 136 <td>V5.7.0 </td><td><ul>
 137 <li>
 138 Added: Added new compiler macros <a class="el" href="group__compiler__conntrol__gr.html#gadc1a82527532aabbfa7d8eface645fb5">__ALIAS</a> and <a class="el" href="group__compiler__conntrol__gr.html#ga541e3bdeb73ef92c9a18ea2f7082bf5d">__NO_INIT</a> </li>
 139 </ul>
 140 </td></tr>
 141 <tr>
 142 <td>V5.6.0 </td><td><ul>
 143 <li>
 144 Added: Arm Cortex-M85 cpu support </li>
 145 <li>
 146 Added: Arm China Star-MC1 cpu support </li>
 147 <li>
 148 Updated: system_ARMCM55.c </li>
 149 </ul>
 150 </td></tr>
 151 <tr>
 152 <td>V5.5.0 </td><td><ul>
 153 <li>
 154 Updated GCC LinkerDescription, GCC Assembler startup </li>
 155 <li>
 156 Added ARMv8-M Stack Sealing (to linker, startup) for toolchain ARM, GCC </li>
 157 <li>
 158 Changed C-Startup to default Startup.  Updated Armv8-M Assembler startup to use GAS syntax<br  />
 159  Note: Updating existing projects may need manual user interaction!  </li>
 160 </ul>
 161 </td></tr>
 162 <tr>
 163 <td>V5.4.0 </td><td><ul>
 164 <li>
 165 Added: Cortex-M55 cpu support </li>
 166 <li>
 167 Enhanced: MVE support for Armv8.1-MML </li>
 168 <li>
 169 Fixed: Device config define checks </li>
 170 <li>
 171 Added: <a class="el" href="group__cache__functions__m7.html">Cache Functions (Level-1)</a> for Armv7-M and later </li>
 172 </ul>
 173 </td></tr>
 174 <tr>
 175 <td>V5.3.0 </td><td><ul>
 176 <li>
 177 Added: Provisions for compiler-independent C startup code. </li>
 178 </ul>
 179 </td></tr>
 180 <tr>
 181 <td>V5.2.1 </td><td><ul>
 182 <li>
 183 Fixed: Compilation issue in cmsis_armclang_ltm.h introduced in 5.2.0 </li>
 184 </ul>
 185 </td></tr>
 186 <tr>
 187 <td>V5.2.0 </td><td><ul>
 188 <li>
 189 Added: Cortex-M35P support. </li>
 190 <li>
 191 Added: Cortex-M1 support. </li>
 192 <li>
 193 Added: Armv8.1 architecture support. </li>
 194 <li>
 195 Added: <a class="el" href="group__compiler__conntrol__gr.html#ga378ac21329d33f561f90265eef89f564">__RESTRICT</a> and <a class="el" href="group__compiler__conntrol__gr.html#gab904513442afdf77d4f8c74f23cbb040">__STATIC_FORCEINLINE</a> compiler control macros. </li>
 196 </ul>
 197 </td></tr>
 198 <tr>
 199 <td>V5.1.2 </td><td><ul>
 200 <li>
 201 Removed using get/set built-ins FPSCR in GCC &gt;= 7.2 due to shortcomings. </li>
 202 <li>
 203 Added __NO_RETURN to __NVIC_SystemReset() to silence compiler warnings. </li>
 204 <li>
 205 Added support for Cortex-M1 (beta). </li>
 206 <li>
 207 Removed usage of register keyword. </li>
 208 <li>
 209 Added defines for EXC_RETURN, FNC_RETURN and integrity signature values. </li>
 210 <li>
 211 Enhanced MPUv7 API with defines for memory access attributes. </li>
 212 </ul>
 213 </td></tr>
 214 <tr>
 215 <td>V5.1.1 </td><td><ul>
 216 <li>
 217 Aligned MSPLIM and PSPLIM access functions along supported compilers. </li>
 218 </ul>
 219 </td></tr>
 220 <tr>
 221 <td>V5.1.0 </td><td><ul>
 222 <li>
 223 Added MPU Functions for ARMv8-M for Cortex-M23/M33. </li>
 224 <li>
 225 Moved __SSAT and __USAT intrinsics to CMSIS-Core. </li>
 226 <li>
 227 Aligned __REV, __REV16 and __REVSH intrinsics along supported compilers. </li>
 228 </ul>
 229 </td></tr>
 230 <tr>
 231 <td>V5.0.2 </td><td><ul>
 232 <li>
 233 Added macros <a class="el" href="group__compiler__conntrol__gr.html#gabe8693a7200e573101551d49a1772fb9">__UNALIGNED_UINT16_READ</a>, <a class="el" href="group__compiler__conntrol__gr.html#gadb9cd73446f7e11e92383cd327a23407">__UNALIGNED_UINT16_WRITE</a>. </li>
 234 <li>
 235 Added macros <a class="el" href="group__compiler__conntrol__gr.html#ga254322c344d954c9f829719a50a88e87">__UNALIGNED_UINT32_READ</a>, <a class="el" href="group__compiler__conntrol__gr.html#gabb2180285c417aa9120a360c51f64b4b">__UNALIGNED_UINT32_WRITE</a>. </li>
 236 <li>
 237 Deprecated macro __UNALIGNED_UINT32. </li>
 238 <li>
 239 Changed <a class="el" href="group__version__control__gr.html">Version Control</a> macros to be core agnostic. </li>
 240 <li>
 241 Added <a class="el" href="group__mpu__functions.html">MPU Functions for Armv6-M/v7-M</a> for Cortex-M0+/M3/M4/M7. </li>
 242 </ul>
 243 </td></tr>
 244 <tr>
 245 <td>V5.0.1 </td><td><ul>
 246 <li>
 247 Added: macro <a class="el" href="group__compiler__conntrol__gr.html#ga4dbb70fab85207c27b581ecb6532b314">__PACKED_STRUCT</a>. </li>
 248 <li>
 249 Added: uVisor support. </li>
 250 </ul>
 251 </td></tr>
 252 <tr>
 253 <td>V5.00 </td><td><ul>
 254 <li>
 255 Added: Cortex-M23, Cortex-M33 support. </li>
 256 <li>
 257 Added: macro __SAU_PRESENT with __SAU_REGION_PRESENT. </li>
 258 <li>
 259 Replaced: macro __SAU_PRESENT with __SAU_REGION_PRESENT. </li>
 260 <li>
 261 Reworked: SAU register and functions. </li>
 262 <li>
 263 Added: macro <a class="el" href="group__compiler__conntrol__gr.html#ga0c58caa5a273e2c21924509a45f8b849">__ALIGNED</a>. </li>
 264 <li>
 265 Updated: function <a class="el" href="group__Icache__functions__m7.html#ga980ffe52af778f2535ccc52f25f9a7de">SCB_EnableICache</a>. </li>
 266 <li>
 267 Added: cmsis_compiler.h with compiler specific CMSIS macros, functions, instructions. </li>
 268 <li>
 269 Added: macro <a class="el" href="group__compiler__conntrol__gr.html#gabe8996d3d985ee1529475443cc635bf1">__PACKED</a>. </li>
 270 <li>
 271 Updated: compiler specific include files. </li>
 272 <li>
 273 Updated: core dependant include files. </li>
 274 <li>
 275 Removed: deprecated files core_cmfunc.h, core_cminstr.h, core_cmsimd.h. </li>
 276 </ul>
 277 </td></tr>
 278 <tr>
 279 <td>V5.00<br  />
 280 Beta 6 </td><td><ul>
 281 <li>
 282 Added: SCB_CFSR register bit definitions. </li>
 283 <li>
 284 Added: function <a class="el" href="group__NVIC__gr.html#ga72f102d31af0ee4aa7a6fb7a180840f3">NVIC_GetEnableIRQ</a>. </li>
 285 <li>
 286 Updated: core instruction macros <a class="el" href="group__intrinsic__CPU__gr.html#gac71fad9f0a91980fecafcb450ee0a63e">__NOP</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gaed91dfbf3d7d7b7fba8d912fcbeaad88">__WFI</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gad3efec76c3bfa2b8528ded530386c563">__WFE</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga3c34da7eb16496ae2668a5b95fa441e7">__SEV</a> for toolchain GCC. </li>
 287 </ul>
 288 </td></tr>
 289 <tr>
 290 <td>V5.00<br  />
 291 Beta 5 </td><td><ul>
 292 <li>
 293 Moved: DSP libraries from CMSIS/DSP/Lib to CMSIS/Lib. </li>
 294 <li>
 295 Added: DSP libraries build projects to CMSIS pack. </li>
 296 </ul>
 297 </td></tr>
 298 <tr>
 299 <td>V5.00<br  />
 300 Beta 4 </td><td><ul>
 301 <li>
 302 Updated: ARMv8M device files. </li>
 303 <li>
 304 Corrected: ARMv8MBL interrupts. </li>
 305 <li>
 306 Reworked: NVIC functions. </li>
 307 </ul>
 308 </td></tr>
 309 <tr>
 310 <td>V5.00<br  />
 311 Beta 2 </td><td><ul>
 312 <li>
 313 Changed: ARMv8M SAU regions to 8. </li>
 314 <li>
 315 Changed: moved function <a class="el" href="group__sau__trustzone__functions.html#ga6093bc5939ea8924fbcfdffb8f0553f1">TZ_SAU_Setup</a> to file partition_&lt;device&gt;.h. </li>
 316 <li>
 317 Changed: license under Apache-2.0. </li>
 318 <li>
 319 Added: check if macro is defined before use. </li>
 320 <li>
 321 Corrected: function <a class="el" href="group__Dcache__functions__m7.html#gafe64b44d1a61483a947e44a77a9d3287">SCB_DisableDCache</a>. </li>
 322 <li>
 323 Corrected: macros <a class="el" href="group__peripheral__gr.html#ga286e3b913dbd236c7f48ea70c8821f4e">_VAL2FLD</a>, <a class="el" href="group__peripheral__gr.html#ga139b6e261c981f014f386927ca4a8444">_FLD2VAL</a>. </li>
 324 <li>
 325 Added: NVIC function virtualization with macros <a class="el" href="group__NVIC__gr.html#gadc48b4ed09386aab48fa6b9c96d9034c">CMSIS_NVIC_VIRTUAL</a> and <a class="el" href="group__NVIC__gr.html#gad01d3aa220b50ef141b06c93888b268d">CMSIS_VECTAB_VIRTUAL</a>. </li>
 326 </ul>
 327 </td></tr>
 328 <tr>
 329 <td>V5.00<br  />
 330 Beta 1 </td><td><ul>
 331 <li>
 332 Renamed: cmsis_armcc_V6.h to cmsis_armclang.h. </li>
 333 <li>
 334 Renamed: core_*.h to lower case. </li>
 335 <li>
 336 Added: function <a class="el" href="group__fpu__functions.html#ga6bcad99ce80a0e7e4ddc6f2379081756">SCB_GetFPUType</a> to all CMSIS cores. </li>
 337 <li>
 338 Added: ARMv8-M support. </li>
 339 </ul>
 340 </td></tr>
 341 <tr>
 342 <td>V4.30 </td><td><ul>
 343 <li>
 344 Corrected: DoxyGen function parameter comments. </li>
 345 <li>
 346 Corrected: IAR toolchain: removed for <a class="el" href="group__NVIC__gr.html#ga1b47d17e90b6a03e7bd1ec6a0d549b46">NVIC_SystemReset</a> the attribute(noreturn). </li>
 347 <li>
 348 Corrected: GCC toolchain: suppressed irrelevant compiler warnings. </li>
 349 <li>
 350 Added: Support files for Arm Compiler v6 (cmsis_armcc_v6.h). </li>
 351 </ul>
 352 </td></tr>
 353 <tr>
 354 <td>V4.20 </td><td><ul>
 355 <li>
 356 Corrected: MISRA-C:2004 violations. </li>
 357 <li>
 358 Corrected: predefined macro for TI CCS Compiler. </li>
 359 <li>
 360 Corrected: function <a class="el" href="group__intrinsic__SIMD__gr.html#ga15d8899a173effb8ad8c7268da32b60e">__SHADD16</a> in arm_math.h. </li>
 361 <li>
 362 Updated: cache functions for Cortex-M7. </li>
 363 <li>
 364 Added: macros <a class="el" href="group__peripheral__gr.html#ga286e3b913dbd236c7f48ea70c8821f4e">_VAL2FLD</a>, <a class="el" href="group__peripheral__gr.html#ga139b6e261c981f014f386927ca4a8444">_FLD2VAL</a> to core_*.h. </li>
 365 <li>
 366 Updated: functions <a class="el" href="group__intrinsic__SIMD__gr.html#ga87618799672e1511e33964bc71467eb3">__QASX</a>, <a class="el" href="group__intrinsic__SIMD__gr.html#gab41eb2b17512ab01d476fc9d5bd19520">__QSAX</a>, <a class="el" href="group__intrinsic__SIMD__gr.html#gae0a649035f67627464fd80e7218c89d5">__SHASX</a>, <a class="el" href="group__intrinsic__SIMD__gr.html#gafadbd89c36b5addcf1ca10dd392db3e9">__SHSAX</a>. </li>
 367 <li>
 368 Corrected: potential bug in function <a class="el" href="group__intrinsic__SIMD__gr.html#ga15d8899a173effb8ad8c7268da32b60e">__SHADD16</a>. </li>
 369 </ul>
 370 </td></tr>
 371 <tr>
 372 <td>V4.10 </td><td><ul>
 373 <li>
 374 Corrected: MISRA-C:2004 violations. </li>
 375 <li>
 376 Corrected: intrinsic functions <a class="el" href="group__intrinsic__CPU__gr.html#gacb2a8ca6eae1ba4b31161578b720c199">__DSB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gab1c9b393641dc2d397b3408fdbe72b96">__DMB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga93c09b4709394d81977300d5f84950e5">__ISB</a>. </li>
 377 <li>
 378 Corrected: register definitions for ITCMCR register. </li>
 379 <li>
 380 Corrected: register definitions for <a class="el" href="unionCONTROL__Type.html">CONTROL_Type</a> register. </li>
 381 <li>
 382 Added: functions <a class="el" href="group__fpu__functions.html#ga6bcad99ce80a0e7e4ddc6f2379081756">SCB_GetFPUType</a>, <a class="el" href="group__Dcache__functions__m7.html#ga31c2439722ab4dbd0c67b196e3377ca7">SCB_InvalidateDCache_by_Addr</a> to core_cm7.h. </li>
 383 <li>
 384 Added: register definitions for <a class="el" href="unionAPSR__Type.html">APSR_Type</a>, <a class="el" href="unionIPSR__Type.html">IPSR_Type</a>, <a class="el" href="unionxPSR__Type.html">xPSR_Type</a> register. </li>
 385 <li>
 386 Added: <a class="el" href="group__Core__Register__gr.html#ga62fa63d39cf22df348857d5f44ab64d9">__set_BASEPRI_MAX</a> function to core_cmFunc.h. </li>
 387 <li>
 388 Added: intrinsic functions <a class="el" href="group__intrinsic__CPU__gr.html#gad6f9f297f6b91a995ee199fbc796b863">__RBIT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga90884c591ac5d73d6069334eba9d6c02">__CLZ</a> for Cortex-M0/CortexM0+. </li>
 389 </ul>
 390 </td></tr>
 391 <tr>
 392 <td>V4.00 </td><td><ul>
 393 <li>
 394 Added: Cortex-M7 support. </li>
 395 <li>
 396 Added: intrinsic functions for <a class="el" href="group__intrinsic__CPU__gr.html#gac09134f1bf9c49db07282001afcc9380">__RRX</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga9464d75db32846aa8295c3c3adfacb41">__LDRBT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gaa762b8bc5634ce38cb14d62a6b2aee32">__LDRHT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga616504f5da979ba8a073d428d6e8d5c7">__LDRT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gad41aa59c92c0a165b7f98428d3320cd5">__STRBT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga2b5d93b8e461755b1072a03df3f1722e">__STRHT</a>, and <a class="el" href="group__intrinsic__CPU__gr.html#ga625bc4ac0b1d50de9bcd13d9f050030e">__STRT</a> </li>
 397 </ul>
 398 </td></tr>
 399 <tr>
 400 <td>V3.40 </td><td><ul>
 401 <li>
 402 Corrected: C++ include guard settings. </li>
 403 </ul>
 404 </td></tr>
 405 <tr>
 406 <td>V3.30 </td><td><ul>
 407 <li>
 408 Added: COSMIC tool chain support. </li>
 409 <li>
 410 Corrected: GCC __SMLALDX instruction intrinsic for Cortex-M4. </li>
 411 <li>
 412 Corrected: GCC __SMLALD instruction intrinsic for Cortex-M4. </li>
 413 <li>
 414 Corrected: GCC/CLang warnings. </li>
 415 </ul>
 416 </td></tr>
 417 <tr>
 418 <td>V3.20 </td><td><ul>
 419 <li>
 420 Added: <a class="el" href="group__intrinsic__CPU__gr.html#ga92f5621626711931da71eaa8bf301af7">__BKPT</a> instruction intrinsic. </li>
 421 <li>
 422 Added: <a class="el" href="group__intrinsic__SIMD__gr.html#gaea60757232f740ec6b09980eebb614ff">__SMMLA</a> instruction intrinsic for Cortex-M4. </li>
 423 <li>
 424 Corrected: <a class="el" href="group__ITM__Debug__gr.html#gaaa7c716331f74d644bf6bf25cd3392d1">ITM_SendChar</a>. </li>
 425 <li>
 426 Corrected: <a class="el" href="group__Core__Register__gr.html#ga0f98dfbd252b89d12564472dbeba9c27">__enable_irq</a>, <a class="el" href="group__Core__Register__gr.html#gaeb8e5f7564a8ea23678fe3c987b04013">__disable_irq</a> and inline assembly for GCC Compiler. </li>
 427 <li>
 428 Corrected: <a class="el" href="group__NVIC__gr.html#gab18fb9f6c5f4c70fdd73047f0f7c8395">NVIC_GetPriority</a> and VTOR_TBLOFF for Cortex-M0/M0+, SC000. </li>
 429 <li>
 430 Corrected: rework of in-line assembly functions to remove potential compiler warnings. </li>
 431 </ul>
 432 </td></tr>
 433 <tr>
 434 <td>V3.01 </td><td><ul>
 435 <li>
 436 Added support for Cortex-M0+ processor. </li>
 437 </ul>
 438 </td></tr>
 439 <tr>
 440 <td>V3.00 </td><td><ul>
 441 <li>
 442 Added support for GNU GCC ARM Embedded Compiler. </li>
 443 <li>
 444 Added function <a class="el" href="group__intrinsic__CPU__gr.html#gaf66beb577bb9d90424c3d1d7f684c024">__ROR</a>. </li>
 445 <li>
 446 Added <a class="el" href="regMap_pg.html">Register Mapping</a> for TPIU, DWT. </li>
 447 <li>
 448 Added support for <a class="el" href="device_h_pg.html#core_config_sect">SC000 and SC300 processors</a>. </li>
 449 <li>
 450 Corrected <a class="el" href="group__ITM__Debug__gr.html#gaaa7c716331f74d644bf6bf25cd3392d1">ITM_SendChar</a> function. </li>
 451 <li>
 452 Corrected the functions <a class="el" href="group__intrinsic__CPU__gr.html#gaab6482d1f59f59e2b6b7efc1af391c99">__STREXB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga0a354bdf71caa52f081a4a54e84c8d2a">__STREXH</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga335deaaa7991490e1450cb7d1e4c5197">__STREXW</a> for the GNU GCC compiler section. </li>
 453 <li>
 454 Documentation restructured. </li>
 455 </ul>
 456 </td></tr>
 457 <tr>
 458 <td>V2.10 </td><td><ul>
 459 <li>
 460 Updated documentation. </li>
 461 <li>
 462 Updated CMSIS core include files. </li>
 463 <li>
 464 Changed CMSIS/Device folder structure. </li>
 465 <li>
 466 Added support for Cortex-M0, Cortex-M4 w/o FPU to CMSIS DSP library. </li>
 467 <li>
 468 Reworked CMSIS DSP library examples. </li>
 469 </ul>
 470 </td></tr>
 471 <tr>
 472 <td>V2.00 </td><td><ul>
 473 <li>
 474 Added support for Cortex-M4 processor. </li>
 475 </ul>
 476 </td></tr>
 477 <tr>
 478 <td>V1.30 </td><td><ul>
 479 <li>
 480 Reworked Startup Concept. </li>
 481 <li>
 482 Added additional Debug Functionality. </li>
 483 <li>
 484 Changed folder structure. </li>
 485 <li>
 486 Added doxygen comments. </li>
 487 <li>
 488 Added definitions for bit. </li>
 489 </ul>
 490 </td></tr>
 491 <tr>
 492 <td>V1.01 </td><td><ul>
 493 <li>
 494 Added support for Cortex-M0 processor. </li>
 495 </ul>
 496 </td></tr>
 497 <tr>
 498 <td>V1.01 </td><td><ul>
 499 <li>
 500 Added intrinsic functions for <a class="el" href="group__intrinsic__CPU__gr.html#ga9e3ac13d8dcf4331176b624cf6234a7e">__LDREXB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga9feffc093d6f68b120d592a7a0d45a15">__LDREXH</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gabd78840a0f2464905b7cec791ebc6a4c">__LDREXW</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gaab6482d1f59f59e2b6b7efc1af391c99">__STREXB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga0a354bdf71caa52f081a4a54e84c8d2a">__STREXH</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga335deaaa7991490e1450cb7d1e4c5197">__STREXW</a>, and <a class="el" href="group__intrinsic__CPU__gr.html#ga354c5ac8870cc3dfb823367af9c4b412">__CLREX</a> </li>
 501 </ul>
 502 </td></tr>
 503 <tr>
 504 <td>V1.00 </td><td><ul>
 505 <li>
 506 Initial Release for Cortex-M3 processor. </li>
 507 </ul>
 508 </td></tr>
 509 </table>
 510 </div></div><!-- contents -->
 511 </div><!-- PageDoc -->
 512 </div><!-- doc-content -->
 513 <!-- start footer part -->
 514 <div id="nav-path" class="navpath"><!-- id is needed for treeview function! -->
 515   <ul>
 516     <li class="footer">
 517       <script type="text/javascript">
 518         <!--
 519         writeFooter.call(this);
 520         //-->
 521       </script>
 522     </li>
 523   </ul>
 524 </div>
 525 </body>
 526 </html>