begriffs open source - cmsis/blob - CMSIS/Core/Include/m-profile/cmsis_clang_m.h

   1 /*
   2  * Copyright (c) 2009-2024 Arm Limited. All rights reserved.
   3  *
   4  * SPDX-License-Identifier: Apache-2.0
   5  *
   6  * Licensed under the Apache License, Version 2.0 (the License); you may
   7  * not use this file except in compliance with the License.
   8  * You may obtain a copy of the License at
   9  *
  10  * www.apache.org/licenses/LICENSE-2.0
  11  *
  12  * Unless required by applicable law or agreed to in writing, software
  13  * distributed under the License is distributed on an AS IS BASIS, WITHOUT
  14  * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
  15  * See the License for the specific language governing permissions and
  16  * limitations under the License.
  17  */
  18
  19 /*
  20  * CMSIS-Core(M) Compiler LLVM/Clang Header File
  21  */
  22
  23 #ifndef __CMSIS_CLANG_M_H
  24 #define __CMSIS_CLANG_M_H
  25
  26 #pragma clang system_header   /* treat file as system include file */
  27
  28 #if (__ARM_ACLE >= 200)
  29   #include <arm_acle.h>
  30 #else
  31   #error Compiler must support ACLE V2.0
  32 #endif /* (__ARM_ACLE >= 200) */
  33
  34 /* Fallback for __has_builtin */
  35 #ifndef __has_builtin
  36   #define __has_builtin(x) (0)
  37 #endif
  38
  39 /* CMSIS compiler specific defines */
  40 #ifndef   __ASM
  41   #define __ASM                                  __asm
  42 #endif
  43 #ifndef   __INLINE
  44   #define __INLINE                               inline
  45 #endif
  46 #ifndef   __STATIC_INLINE
  47   #define __STATIC_INLINE                        static inline
  48 #endif
  49 #ifndef   __STATIC_FORCEINLINE
  50   #define __STATIC_FORCEINLINE                   __attribute__((always_inline)) static inline
  51 #endif
  52 #ifndef   __NO_RETURN
  53   #define __NO_RETURN                            __attribute__((__noreturn__))
  54 #endif
  55 #ifndef   __USED
  56   #define __USED                                 __attribute__((used))
  57 #endif
  58 #ifndef   __WEAK
  59   #define __WEAK                                 __attribute__((weak))
  60 #endif
  61 #ifndef   __PACKED
  62   #define __PACKED                               __attribute__((packed, aligned(1)))
  63 #endif
  64 #ifndef   __PACKED_STRUCT
  65   #define __PACKED_STRUCT                        struct __attribute__((packed, aligned(1)))
  66 #endif
  67 #ifndef   __PACKED_UNION
  68   #define __PACKED_UNION                         union __attribute__((packed, aligned(1)))
  69 #endif
  70 #ifndef   __UNALIGNED_UINT16_WRITE
  71   #pragma clang diagnostic push
  72   #pragma clang diagnostic ignored "-Wpacked"
  73   __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };
  74   #pragma clang diagnostic pop
  75   #define __UNALIGNED_UINT16_WRITE(addr, val)    (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))
  76 #endif
  77 #ifndef   __UNALIGNED_UINT16_READ
  78   #pragma clang diagnostic push
  79   #pragma clang diagnostic ignored "-Wpacked"
  80   __PACKED_STRUCT T_UINT16_READ { uint16_t v; };
  81   #pragma clang diagnostic pop
  82   #define __UNALIGNED_UINT16_READ(addr)          (((const struct T_UINT16_READ *)(const void *)(addr))->v)
  83 #endif
  84 #ifndef   __UNALIGNED_UINT32_WRITE
  85   #pragma clang diagnostic push
  86   #pragma clang diagnostic ignored "-Wpacked"
  87   __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };
  88   #pragma clang diagnostic pop
  89   #define __UNALIGNED_UINT32_WRITE(addr, val)    (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))
  90 #endif
  91 #ifndef   __UNALIGNED_UINT32_READ
  92   #pragma clang diagnostic push
  93   #pragma clang diagnostic ignored "-Wpacked"
  94   __PACKED_STRUCT T_UINT32_READ { uint32_t v; };
  95   #pragma clang diagnostic pop
  96   #define __UNALIGNED_UINT32_READ(addr)          (((const struct T_UINT32_READ *)(const void *)(addr))->v)
  97 #endif
  98 #ifndef   __ALIGNED
  99   #define __ALIGNED(x)                           __attribute__((aligned(x)))
 100 #endif
 101 #ifndef   __RESTRICT
 102   #define __RESTRICT                             __restrict
 103 #endif
 104 #ifndef   __COMPILER_BARRIER
 105   #define __COMPILER_BARRIER()                   __ASM volatile("":::"memory")
 106 #endif
 107 #ifndef __NO_INIT
 108   #define __NO_INIT                              __attribute__ ((section (".noinit")))
 109 #endif
 110 #ifndef __ALIAS
 111   #define __ALIAS(x)                             __attribute__ ((alias(x)))
 112 #endif
 113
 114 /* #########################  Startup and Lowlevel Init  ######################## */
 115 #ifndef __PROGRAM_START
 116 #define __PROGRAM_START           _start
 117 #endif
 118
 119 #ifndef __INITIAL_SP
 120 #define __INITIAL_SP              __stack
 121 #endif
 122
 123 #ifndef __STACK_LIMIT
 124 #define __STACK_LIMIT             __stack_limit
 125 #endif
 126
 127 #ifndef __VECTOR_TABLE
 128 #define __VECTOR_TABLE            __Vectors
 129 #endif
 130
 131 #ifndef __VECTOR_TABLE_ATTRIBUTE
 132 #define __VECTOR_TABLE_ATTRIBUTE  __attribute__((used, section(".vectors")))
 133 #endif
 134
 135 #if (__ARM_FEATURE_CMSE == 3)
 136 #ifndef __STACK_SEAL
 137 #define __STACK_SEAL              __stack_seal
 138 #endif
 139
 140 #ifndef __TZ_STACK_SEAL_SIZE
 141 #define __TZ_STACK_SEAL_SIZE      8U
 142 #endif
 143
 144 #ifndef __TZ_STACK_SEAL_VALUE
 145 #define __TZ_STACK_SEAL_VALUE     0xFEF5EDA5FEF5EDA5ULL
 146 #endif
 147
 148
 149 __STATIC_FORCEINLINE void __TZ_set_STACKSEAL_S (uint32_t* stackTop) {
 150   *((uint64_t *)stackTop) = __TZ_STACK_SEAL_VALUE;
 151 }
 152 #endif
 153
 154
 155 /* ##########################  Core Instruction Access  ######################### */
 156 /** \defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface
 157   Access to dedicated instructions
 158   @{
 159 */
 160
 161 /* Define macros for porting to both thumb1 and thumb2.
 162  * For thumb1, use low register (r0-r7), specified by constraint "l"
 163  * Otherwise, use general registers, specified by constraint "r" */
 164 #if defined (__thumb__) && !defined (__thumb2__)
 165 #define __CMSIS_GCC_OUT_REG(r) "=l" (r)
 166 #define __CMSIS_GCC_RW_REG(r) "+l" (r)
 167 #define __CMSIS_GCC_USE_REG(r) "l" (r)
 168 #else
 169 #define __CMSIS_GCC_OUT_REG(r) "=r" (r)
 170 #define __CMSIS_GCC_RW_REG(r) "+r" (r)
 171 #define __CMSIS_GCC_USE_REG(r) "r" (r)
 172 #endif
 173
 174 /**
 175   \brief   No Operation
 176   \details No Operation does nothing. This instruction can be used for code alignment purposes.
 177  */
 178 #define __NOP()         __nop()
 179
 180
 181 /**
 182   \brief   Wait For Interrupt
 183   \details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.
 184  */
 185 #define __WFI()         __wfi()
 186
 187
 188 /**
 189   \brief   Wait For Event
 190   \details Wait For Event is a hint instruction that permits the processor to enter
 191            a low-power state until one of a number of events occurs.
 192  */
 193 #define __WFE()         __wfe()
 194
 195
 196 /**
 197   \brief   Send Event
 198   \details Send Event is a hint instruction. It causes an event to be signaled to the CPU.
 199  */
 200 #define __SEV()         __sev()
 201
 202
 203 /**
 204   \brief   Instruction Synchronization Barrier
 205   \details Instruction Synchronization Barrier flushes the pipeline in the processor,
 206            so that all instructions following the ISB are fetched from cache or memory,
 207            after the instruction has been completed.
 208  */
 209 #define __ISB()         __isb(0xF)
 210
 211
 212 /**
 213   \brief   Data Synchronization Barrier
 214   \details Acts as a special kind of Data Memory Barrier.
 215            It completes when all explicit memory accesses before this instruction complete.
 216  */
 217 #define __DSB()         __dsb(0xF)
 218
 219
 220 /**
 221   \brief   Data Memory Barrier
 222   \details Ensures the apparent order of the explicit memory operations before
 223            and after the instruction, without ensuring their completion.
 224  */
 225 #define __DMB()         __dmb(0xF)
 226
 227
 228 /**
 229   \brief   Reverse byte order (32 bit)
 230   \details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.
 231   \param [in]    value  Value to reverse
 232   \return               Reversed value
 233  */
 234 #define __REV(value)    __rev(value)
 235
 236
 237 /**
 238   \brief   Reverse byte order (16 bit)
 239   \details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.
 240   \param [in]    value  Value to reverse
 241   \return               Reversed value
 242  */
 243 #define __REV16(value)  __rev16(value)
 244
 245
 246 /**
 247   \brief   Reverse byte order (16 bit)
 248   \details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.
 249   \param [in]    value  Value to reverse
 250   \return               Reversed value
 251  */
 252 #define __REVSH(value)  __revsh(value)
 253
 254
 255 /**
 256   \brief   Rotate Right in unsigned value (32 bit)
 257   \details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.
 258   \param [in]    op1  Value to rotate
 259   \param [in]    op2  Number of Bits to rotate
 260   \return               Rotated value
 261  */
 262 #define __ROR(op1, op2) __ror(op1, op2)
 263
 264
 265 /**
 266   \brief   Breakpoint
 267   \details Causes the processor to enter Debug state.
 268            Debug tools can use this to investigate system state when the instruction at a particular address is reached.
 269   \param [in]    value  is ignored by the processor.
 270                  If required, a debugger can use it to store additional information about the breakpoint.
 271  */
 272 #define __BKPT(value)   __ASM volatile ("bkpt "#value)
 273
 274
 275 /**
 276   \brief   Reverse bit order of value
 277   \details Reverses the bit order of the given value.
 278   \param [in]    value  Value to reverse
 279   \return               Reversed value
 280  */
 281 #define __RBIT(value)   __rbit(value)
 282
 283
 284 /**
 285   \brief   Count leading zeros
 286   \details Counts the number of leading zeros of a data value.
 287   \param [in]  value  Value to count the leading zeros
 288   \return             number of leading zeros in value
 289  */
 290 #define __CLZ(value)    __clz(value)
 291
 292
 293 #if ((__ARM_FEATURE_SAT    >= 1) && \
 294      (__ARM_ARCH_ISA_THUMB >= 2)    )
 295 /* __ARM_FEATURE_SAT is wrong for Armv8-M Baseline devices */
 296 /**
 297   \brief   Signed Saturate
 298   \details Saturates a signed value.
 299   \param [in]  value  Value to be saturated
 300   \param [in]    sat  Bit position to saturate to (1..32)
 301   \return             Saturated value
 302  */
 303 #define __SSAT(value, sat) __ssat(value, sat)
 304
 305
 306 /**
 307   \brief   Unsigned Saturate
 308   \details Saturates an unsigned value.
 309   \param [in]  value  Value to be saturated
 310   \param [in]    sat  Bit position to saturate to (0..31)
 311   \return             Saturated value
 312  */
 313 #define __USAT(value, sat) __usat(value, sat)
 314
 315 #else /* (__ARM_FEATURE_SAT >= 1) */
 316 /**
 317   \brief   Signed Saturate
 318   \details Saturates a signed value.
 319   \param [in]  value  Value to be saturated
 320   \param [in]    sat  Bit position to saturate to (1..32)
 321   \return             Saturated value
 322  */
 323 __STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)
 324 {
 325   if ((sat >= 1U) && (sat <= 32U))
 326   {
 327     const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);
 328     const int32_t min = -1 - max ;
 329     if (val > max)
 330     {
 331       return (max);
 332     }
 333     else if (val < min)
 334     {
 335       return (min);
 336     }
 337   }
 338   return (val);
 339 }
 340
 341
 342 /**
 343   \brief   Unsigned Saturate
 344   \details Saturates an unsigned value.
 345   \param [in]  value  Value to be saturated
 346   \param [in]    sat  Bit position to saturate to (0..31)
 347   \return             Saturated value
 348  */
 349 __STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)
 350 {
 351   if (sat <= 31U)
 352   {
 353     const uint32_t max = ((1U << sat) - 1U);
 354     if (val > (int32_t)max)
 355     {
 356       return (max);
 357     }
 358     else if (val < 0)
 359     {
 360       return (0U);
 361     }
 362   }
 363   return ((uint32_t)val);
 364 }
 365 #endif /* (__ARM_FEATURE_SAT >= 1) */
 366
 367
 368 #if (__ARM_FEATURE_LDREX >= 1)
 369 /**
 370   \brief   Remove the exclusive lock
 371   \details Removes the exclusive lock which is created by LDREX.
 372  */
 373 #define __CLREX             __builtin_arm_clrex
 374
 375
 376 /**
 377   \brief   LDR Exclusive (8 bit)
 378   \details Executes a exclusive LDR instruction for 8 bit value.
 379   \param [in]    ptr  Pointer to data
 380   \return             value of type uint8_t at (*ptr)
 381  */
 382 #define __LDREXB        (uint8_t)__builtin_arm_ldrex
 383
 384
 385 /**
 386   \brief   STR Exclusive (8 bit)
 387   \details Executes a exclusive STR instruction for 8 bit values.
 388   \param [in]  value  Value to store
 389   \param [in]    ptr  Pointer to location
 390   \return          0  Function succeeded
 391   \return          1  Function failed
 392  */
 393 #define __STREXB        (uint32_t)__builtin_arm_strex
 394 #endif /* (__ARM_FEATURE_LDREX >= 1) */
 395
 396
 397 #if (__ARM_FEATURE_LDREX >= 2)
 398 /**
 399   \brief   LDR Exclusive (16 bit)
 400   \details Executes a exclusive LDR instruction for 16 bit values.
 401   \param [in]    ptr  Pointer to data
 402   \return        value of type uint16_t at (*ptr)
 403  */
 404 #define __LDREXH        (uint16_t)__builtin_arm_ldrex
 405
 406
 407 /**
 408   \brief   STR Exclusive (16 bit)
 409   \details Executes a exclusive STR instruction for 16 bit values.
 410   \param [in]  value  Value to store
 411   \param [in]    ptr  Pointer to location
 412   \return          0  Function succeeded
 413   \return          1  Function failed
 414  */
 415 #define __STREXH        (uint32_t)__builtin_arm_strex
 416 #endif /* (__ARM_FEATURE_LDREX >= 2) */
 417
 418
 419 #if (__ARM_FEATURE_LDREX >= 4)
 420 /**
 421   \brief   LDR Exclusive (32 bit)
 422   \details Executes a exclusive LDR instruction for 32 bit values.
 423   \param [in]    ptr  Pointer to data
 424   \return        value of type uint32_t at (*ptr)
 425  */
 426 #define __LDREXW        (uint32_t)__builtin_arm_ldrex
 427
 428
 429 /**
 430   \brief   STR Exclusive (32 bit)
 431   \details Executes a exclusive STR instruction for 32 bit values.
 432   \param [in]  value  Value to store
 433   \param [in]    ptr  Pointer to location
 434   \return          0  Function succeeded
 435   \return          1  Function failed
 436  */
 437 #define __STREXW        (uint32_t)__builtin_arm_strex
 438 #endif /* (__ARM_FEATURE_LDREX >= 4) */
 439
 440
 441 #if (__ARM_ARCH_ISA_THUMB >= 2)
 442 /**
 443   \brief   Rotate Right with Extend (32 bit)
 444   \details Moves each bit of a bitstring right by one bit.
 445            The carry input is shifted in at the left end of the bitstring.
 446   \param [in]    value  Value to rotate
 447   \return               Rotated value
 448  */
 449 __STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)
 450 {
 451   uint32_t result;
 452
 453   __ASM volatile ("rrx %0, %1" : "=r" (result) : "r" (value));
 454   return (result);
 455 }
 456
 457
 458 /**
 459   \brief   LDRT Unprivileged (8 bit)
 460   \details Executes a Unprivileged LDRT instruction for 8 bit value.
 461   \param [in]    ptr  Pointer to data
 462   \return             value of type uint8_t at (*ptr)
 463  */
 464 __STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)
 465 {
 466   uint32_t result;
 467
 468   __ASM volatile ("ldrbt %0, %1" : "=r" (result) : "Q" (*ptr) );
 469   return ((uint8_t)result);    /* Add explicit type cast here */
 470 }
 471
 472
 473 /**
 474   \brief   LDRT Unprivileged (16 bit)
 475   \details Executes a Unprivileged LDRT instruction for 16 bit values.
 476   \param [in]    ptr  Pointer to data
 477   \return        value of type uint16_t at (*ptr)
 478  */
 479 __STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)
 480 {
 481   uint32_t result;
 482
 483   __ASM volatile ("ldrht %0, %1" : "=r" (result) : "Q" (*ptr) );
 484   return ((uint16_t)result);    /* Add explicit type cast here */
 485 }
 486
 487
 488 /**
 489   \brief   LDRT Unprivileged (32 bit)
 490   \details Executes a Unprivileged LDRT instruction for 32 bit values.
 491   \param [in]    ptr  Pointer to data
 492   \return        value of type uint32_t at (*ptr)
 493  */
 494 __STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)
 495 {
 496   uint32_t result;
 497
 498   __ASM volatile ("ldrt %0, %1" : "=r" (result) : "Q" (*ptr) );
 499   return (result);
 500 }
 501
 502
 503 /**
 504   \brief   STRT Unprivileged (8 bit)
 505   \details Executes a Unprivileged STRT instruction for 8 bit values.
 506   \param [in]  value  Value to store
 507   \param [in]    ptr  Pointer to location
 508  */
 509 __STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)
 510 {
 511   __ASM volatile ("strbt %1, %0" : "=Q" (*ptr) : "r" ((uint32_t)value) );
 512 }
 513
 514
 515 /**
 516   \brief   STRT Unprivileged (16 bit)
 517   \details Executes a Unprivileged STRT instruction for 16 bit values.
 518   \param [in]  value  Value to store
 519   \param [in]    ptr  Pointer to location
 520  */
 521 __STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)
 522 {
 523   __ASM volatile ("strht %1, %0" : "=Q" (*ptr) : "r" ((uint32_t)value) );
 524 }
 525
 526
 527 /**
 528   \brief   STRT Unprivileged (32 bit)
 529   \details Executes a Unprivileged STRT instruction for 32 bit values.
 530   \param [in]  value  Value to store
 531   \param [in]    ptr  Pointer to location
 532  */
 533 __STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)
 534 {
 535   __ASM volatile ("strt %1, %0" : "=Q" (*ptr) : "r" (value) );
 536 }
 537 #endif /* (__ARM_ARCH_ISA_THUMB >= 2) */
 538
 539
 540 #if (__ARM_ARCH >= 8)
 541 /**
 542   \brief   Load-Acquire (8 bit)
 543   \details Executes a LDAB instruction for 8 bit value.
 544   \param [in]    ptr  Pointer to data
 545   \return             value of type uint8_t at (*ptr)
 546  */
 547 __STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)
 548 {
 549   uint32_t result;
 550
 551   __ASM volatile ("ldab %0, %1" : "=r" (result) : "Q" (*ptr) : "memory" );
 552   return ((uint8_t)result);    /* Add explicit type cast here */
 553 }
 554
 555
 556 /**
 557   \brief   Load-Acquire (16 bit)
 558   \details Executes a LDAH instruction for 16 bit values.
 559   \param [in]    ptr  Pointer to data
 560   \return        value of type uint16_t at (*ptr)
 561  */
 562 __STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)
 563 {
 564   uint32_t result;
 565
 566   __ASM volatile ("ldah %0, %1" : "=r" (result) : "Q" (*ptr) : "memory" );
 567   return ((uint16_t)result);    /* Add explicit type cast here */
 568 }
 569
 570
 571 /**
 572   \brief   Load-Acquire (32 bit)
 573   \details Executes a LDA instruction for 32 bit values.
 574   \param [in]    ptr  Pointer to data
 575   \return        value of type uint32_t at (*ptr)
 576  */
 577 __STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)
 578 {
 579   uint32_t result;
 580
 581   __ASM volatile ("lda %0, %1" : "=r" (result) : "Q" (*ptr) : "memory" );
 582   return (result);
 583 }
 584
 585
 586 /**
 587   \brief   Store-Release (8 bit)
 588   \details Executes a STLB instruction for 8 bit values.
 589   \param [in]  value  Value to store
 590   \param [in]    ptr  Pointer to location
 591  */
 592 __STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)
 593 {
 594   __ASM volatile ("stlb %1, %0" : "=Q" (*ptr) : "r" ((uint32_t)value) : "memory" );
 595 }
 596
 597
 598 /**
 599   \brief   Store-Release (16 bit)
 600   \details Executes a STLH instruction for 16 bit values.
 601   \param [in]  value  Value to store
 602   \param [in]    ptr  Pointer to location
 603  */
 604 __STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)
 605 {
 606   __ASM volatile ("stlh %1, %0" : "=Q" (*ptr) : "r" ((uint32_t)value) : "memory" );
 607 }
 608
 609
 610 /**
 611   \brief   Store-Release (32 bit)
 612   \details Executes a STL instruction for 32 bit values.
 613   \param [in]  value  Value to store
 614   \param [in]    ptr  Pointer to location
 615  */
 616 __STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)
 617 {
 618   __ASM volatile ("stl %1, %0" : "=Q" (*ptr) : "r" ((uint32_t)value) : "memory" );
 619 }
 620
 621
 622 /**
 623   \brief   Load-Acquire Exclusive (8 bit)
 624   \details Executes a LDAB exclusive instruction for 8 bit value.
 625   \param [in]    ptr  Pointer to data
 626   \return             value of type uint8_t at (*ptr)
 627  */
 628 #define __LDAEXB                 (uint8_t)__builtin_arm_ldaex
 629
 630
 631 /**
 632   \brief   Load-Acquire Exclusive (16 bit)
 633   \details Executes a LDAH exclusive instruction for 16 bit values.
 634   \param [in]    ptr  Pointer to data
 635   \return        value of type uint16_t at (*ptr)
 636  */
 637 #define __LDAEXH                 (uint16_t)__builtin_arm_ldaex
 638
 639
 640 /**
 641   \brief   Load-Acquire Exclusive (32 bit)
 642   \details Executes a LDA exclusive instruction for 32 bit values.
 643   \param [in]    ptr  Pointer to data
 644   \return        value of type uint32_t at (*ptr)
 645  */
 646 #define __LDAEX                  (uint32_t)__builtin_arm_ldaex
 647
 648
 649 /**
 650   \brief   Store-Release Exclusive (8 bit)
 651   \details Executes a STLB exclusive instruction for 8 bit values.
 652   \param [in]  value  Value to store
 653   \param [in]    ptr  Pointer to location
 654   \return          0  Function succeeded
 655   \return          1  Function failed
 656  */
 657 #define __STLEXB                 (uint32_t)__builtin_arm_stlex
 658
 659
 660 /**
 661   \brief   Store-Release Exclusive (16 bit)
 662   \details Executes a STLH exclusive instruction for 16 bit values.
 663   \param [in]  value  Value to store
 664   \param [in]    ptr  Pointer to location
 665   \return          0  Function succeeded
 666   \return          1  Function failed
 667  */
 668 #define __STLEXH                 (uint32_t)__builtin_arm_stlex
 669
 670
 671 /**
 672   \brief   Store-Release Exclusive (32 bit)
 673   \details Executes a STL exclusive instruction for 32 bit values.
 674   \param [in]  value  Value to store
 675   \param [in]    ptr  Pointer to location
 676   \return          0  Function succeeded
 677   \return          1  Function failed
 678  */
 679 #define __STLEX                  (uint32_t)__builtin_arm_stlex
 680
 681 #endif /* (__ARM_ARCH >= 8) */
 682
 683 /** @}*/ /* end of group CMSIS_Core_InstructionInterface */
 684
 685
 686 /* ###########################  Core Function Access  ########################### */
 687 /** \ingroup  CMSIS_Core_FunctionInterface
 688     \defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions
 689   @{
 690  */
 691
 692 /**
 693   \brief   Enable IRQ Interrupts
 694   \details Enables IRQ interrupts by clearing special-purpose register PRIMASK.
 695            Can only be executed in Privileged modes.
 696  */
 697 __STATIC_FORCEINLINE void __enable_irq(void)
 698 {
 699   __ASM volatile ("cpsie i" : : : "memory");
 700 }
 701
 702
 703 /**
 704   \brief   Disable IRQ Interrupts
 705   \details Disables IRQ interrupts by setting special-purpose register PRIMASK.
 706            Can only be executed in Privileged modes.
 707  */
 708 __STATIC_FORCEINLINE void __disable_irq(void)
 709 {
 710   __ASM volatile ("cpsid i" : : : "memory");
 711 }
 712
 713
 714 /**
 715   \brief   Get Control Register
 716   \details Returns the content of the Control Register.
 717   \return               Control Register value
 718  */
 719 __STATIC_FORCEINLINE uint32_t __get_CONTROL(void)
 720 {
 721   uint32_t result;
 722
 723   __ASM volatile ("MRS %0, control" : "=r" (result) );
 724   return (result);
 725 }
 726
 727
 728 #if (__ARM_FEATURE_CMSE == 3)
 729 /**
 730   \brief   Get Control Register (non-secure)
 731   \details Returns the content of the non-secure Control Register when in secure mode.
 732   \return               non-secure Control Register value
 733  */
 734 __STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)
 735 {
 736   uint32_t result;
 737
 738   __ASM volatile ("MRS %0, control_ns" : "=r" (result) );
 739   return (result);
 740 }
 741 #endif
 742
 743
 744 /**
 745   \brief   Set Control Register
 746   \details Writes the given value to the Control Register.
 747   \param [in]    control  Control Register value to set
 748  */
 749 __STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)
 750 {
 751   __ASM volatile ("MSR control, %0" : : "r" (control) : "memory");
 752   __ISB();
 753 }
 754
 755
 756 #if (__ARM_FEATURE_CMSE == 3)
 757 /**
 758   \brief   Set Control Register (non-secure)
 759   \details Writes the given value to the non-secure Control Register when in secure state.
 760   \param [in]    control  Control Register value to set
 761  */
 762 __STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)
 763 {
 764   __ASM volatile ("MSR control_ns, %0" : : "r" (control) : "memory");
 765   __ISB();
 766 }
 767 #endif
 768
 769
 770 /**
 771   \brief   Get IPSR Register
 772   \details Returns the content of the IPSR Register.
 773   \return               IPSR Register value
 774  */
 775 __STATIC_FORCEINLINE uint32_t __get_IPSR(void)
 776 {
 777   uint32_t result;
 778
 779   __ASM volatile ("MRS %0, ipsr" : "=r" (result) );
 780   return (result);
 781 }
 782
 783
 784 /**
 785   \brief   Get APSR Register
 786   \details Returns the content of the APSR Register.
 787   \return               APSR Register value
 788  */
 789 __STATIC_FORCEINLINE uint32_t __get_APSR(void)
 790 {
 791   uint32_t result;
 792
 793   __ASM volatile ("MRS %0, apsr" : "=r" (result) );
 794   return (result);
 795 }
 796
 797
 798 /**
 799   \brief   Get xPSR Register
 800   \details Returns the content of the xPSR Register.
 801   \return               xPSR Register value
 802  */
 803 __STATIC_FORCEINLINE uint32_t __get_xPSR(void)
 804 {
 805   uint32_t result;
 806
 807   __ASM volatile ("MRS %0, xpsr" : "=r" (result) );
 808   return (result);
 809 }
 810
 811
 812 /**
 813   \brief   Get Process Stack Pointer
 814   \details Returns the current value of the Process Stack Pointer (PSP).
 815   \return               PSP Register value
 816  */
 817 __STATIC_FORCEINLINE uint32_t __get_PSP(void)
 818 {
 819   uint32_t result;
 820
 821   __ASM volatile ("MRS %0, psp"  : "=r" (result) );
 822   return (result);
 823 }
 824
 825
 826 #if (__ARM_FEATURE_CMSE == 3)
 827 /**
 828   \brief   Get Process Stack Pointer (non-secure)
 829   \details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.
 830   \return               PSP Register value
 831  */
 832 __STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)
 833 {
 834   uint32_t result;
 835
 836   __ASM volatile ("MRS %0, psp_ns"  : "=r" (result) );
 837   return (result);
 838 }
 839 #endif
 840
 841
 842 /**
 843   \brief   Set Process Stack Pointer
 844   \details Assigns the given value to the Process Stack Pointer (PSP).
 845   \param [in]    topOfProcStack  Process Stack Pointer value to set
 846  */
 847 __STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)
 848 {
 849   __ASM volatile ("MSR psp, %0" : : "r" (topOfProcStack) : );
 850 }
 851
 852
 853 #if (__ARM_FEATURE_CMSE == 3)
 854 /**
 855   \brief   Set Process Stack Pointer (non-secure)
 856   \details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.
 857   \param [in]    topOfProcStack  Process Stack Pointer value to set
 858  */
 859 __STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)
 860 {
 861   __ASM volatile ("MSR psp_ns, %0" : : "r" (topOfProcStack) : );
 862 }
 863 #endif
 864
 865
 866 /**
 867   \brief   Get Main Stack Pointer
 868   \details Returns the current value of the Main Stack Pointer (MSP).
 869   \return               MSP Register value
 870  */
 871 __STATIC_FORCEINLINE uint32_t __get_MSP(void)
 872 {
 873   uint32_t result;
 874
 875   __ASM volatile ("MRS %0, msp" : "=r" (result) );
 876   return (result);
 877 }
 878
 879
 880 #if (__ARM_FEATURE_CMSE == 3)
 881 /**
 882   \brief   Get Main Stack Pointer (non-secure)
 883   \details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.
 884   \return               MSP Register value
 885  */
 886 __STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)
 887 {
 888   uint32_t result;
 889
 890   __ASM volatile ("MRS %0, msp_ns" : "=r" (result) );
 891   return (result);
 892 }
 893 #endif
 894
 895
 896 /**
 897   \brief   Set Main Stack Pointer
 898   \details Assigns the given value to the Main Stack Pointer (MSP).
 899   \param [in]    topOfMainStack  Main Stack Pointer value to set
 900  */
 901 __STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)
 902 {
 903   __ASM volatile ("MSR msp, %0" : : "r" (topOfMainStack) : );
 904 }
 905
 906
 907 #if (__ARM_FEATURE_CMSE == 3)
 908 /**
 909   \brief   Set Main Stack Pointer (non-secure)
 910   \details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.
 911   \param [in]    topOfMainStack  Main Stack Pointer value to set
 912  */
 913 __STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)
 914 {
 915   __ASM volatile ("MSR msp_ns, %0" : : "r" (topOfMainStack) : );
 916 }
 917 #endif
 918
 919
 920 #if (__ARM_FEATURE_CMSE == 3)
 921 /**
 922   \brief   Get Stack Pointer (non-secure)
 923   \details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.
 924   \return               SP Register value
 925  */
 926 __STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)
 927 {
 928   uint32_t result;
 929
 930   __ASM volatile ("MRS %0, sp_ns" : "=r" (result) );
 931   return (result);
 932 }
 933
 934
 935 /**
 936   \brief   Set Stack Pointer (non-secure)
 937   \details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.
 938   \param [in]    topOfStack  Stack Pointer value to set
 939  */
 940 __STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)
 941 {
 942   __ASM volatile ("MSR sp_ns, %0" : : "r" (topOfStack) : );
 943 }
 944 #endif
 945
 946
 947 /**
 948   \brief   Get Priority Mask
 949   \details Returns the current state of the priority mask bit from the Priority Mask Register.
 950   \return               Priority Mask value
 951  */
 952 __STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)
 953 {
 954   uint32_t result;
 955
 956   __ASM volatile ("MRS %0, primask" : "=r" (result) );
 957   return (result);
 958 }
 959
 960
 961 #if (__ARM_FEATURE_CMSE == 3)
 962 /**
 963   \brief   Get Priority Mask (non-secure)
 964   \details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.
 965   \return               Priority Mask value
 966  */
 967 __STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)
 968 {
 969   uint32_t result;
 970
 971   __ASM volatile ("MRS %0, primask_ns" : "=r" (result) );
 972   return (result);
 973 }
 974 #endif
 975
 976
 977 /**
 978   \brief   Set Priority Mask
 979   \details Assigns the given value to the Priority Mask Register.
 980   \param [in]    priMask  Priority Mask
 981  */
 982 __STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)
 983 {
 984   __ASM volatile ("MSR primask, %0" : : "r" (priMask) : "memory");
 985 }
 986
 987
 988 #if (__ARM_FEATURE_CMSE == 3)
 989 /**
 990   \brief   Set Priority Mask (non-secure)
 991   \details Assigns the given value to the non-secure Priority Mask Register when in secure state.
 992   \param [in]    priMask  Priority Mask
 993  */
 994 __STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)
 995 {
 996   __ASM volatile ("MSR primask_ns, %0" : : "r" (priMask) : "memory");
 997 }
 998 #endif
 999
1000
1001 #if (__ARM_ARCH_ISA_THUMB >= 2)
1002 /**
1003   \brief   Enable FIQ
1004   \details Enables FIQ interrupts by clearing special-purpose register FAULTMASK.
1005            Can only be executed in Privileged modes.
1006  */
1007 __STATIC_FORCEINLINE void __enable_fault_irq(void)
1008 {
1009   __ASM volatile ("cpsie f" : : : "memory");
1010 }
1011
1012
1013 /**
1014   \brief   Disable FIQ
1015   \details Disables FIQ interrupts by setting special-purpose register FAULTMASK.
1016            Can only be executed in Privileged modes.
1017  */
1018 __STATIC_FORCEINLINE void __disable_fault_irq(void)
1019 {
1020   __ASM volatile ("cpsid f" : : : "memory");
1021 }
1022
1023
1024 /**
1025   \brief   Get Base Priority
1026   \details Returns the current value of the Base Priority register.
1027   \return               Base Priority register value
1028  */
1029 __STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)
1030 {
1031   uint32_t result;
1032
1033   __ASM volatile ("MRS %0, basepri" : "=r" (result) );
1034   return (result);
1035 }
1036
1037
1038 #if (__ARM_FEATURE_CMSE == 3)
1039 /**
1040   \brief   Get Base Priority (non-secure)
1041   \details Returns the current value of the non-secure Base Priority register when in secure state.
1042   \return               Base Priority register value
1043  */
1044 __STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)
1045 {
1046   uint32_t result;
1047
1048   __ASM volatile ("MRS %0, basepri_ns" : "=r" (result) );
1049   return (result);
1050 }
1051 #endif
1052
1053
1054 /**
1055   \brief   Set Base Priority
1056   \details Assigns the given value to the Base Priority register.
1057   \param [in]    basePri  Base Priority value to set
1058  */
1059 __STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)
1060 {
1061   __ASM volatile ("MSR basepri, %0" : : "r" (basePri) : "memory");
1062 }
1063
1064
1065 #if (__ARM_FEATURE_CMSE == 3)
1066 /**
1067   \brief   Set Base Priority (non-secure)
1068   \details Assigns the given value to the non-secure Base Priority register when in secure state.
1069   \param [in]    basePri  Base Priority value to set
1070  */
1071 __STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)
1072 {
1073   __ASM volatile ("MSR basepri_ns, %0" : : "r" (basePri) : "memory");
1074 }
1075 #endif
1076
1077
1078 /**
1079   \brief   Set Base Priority with condition
1080   \details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,
1081            or the new value increases the BASEPRI priority level.
1082   \param [in]    basePri  Base Priority value to set
1083  */
1084 __STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)
1085 {
1086   __ASM volatile ("MSR basepri_max, %0" : : "r" (basePri) : "memory");
1087 }
1088
1089
1090 /**
1091   \brief   Get Fault Mask
1092   \details Returns the current value of the Fault Mask register.
1093   \return               Fault Mask register value
1094  */
1095 __STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)
1096 {
1097   uint32_t result;
1098
1099   __ASM volatile ("MRS %0, faultmask" : "=r" (result) );
1100   return (result);
1101 }
1102
1103
1104 #if (__ARM_FEATURE_CMSE == 3)
1105 /**
1106   \brief   Get Fault Mask (non-secure)
1107   \details Returns the current value of the non-secure Fault Mask register when in secure state.
1108   \return               Fault Mask register value
1109  */
1110 __STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)
1111 {
1112   uint32_t result;
1113
1114   __ASM volatile ("MRS %0, faultmask_ns" : "=r" (result) );
1115   return (result);
1116 }
1117 #endif
1118
1119
1120 /**
1121   \brief   Set Fault Mask
1122   \details Assigns the given value to the Fault Mask register.
1123   \param [in]    faultMask  Fault Mask value to set
1124  */
1125 __STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)
1126 {
1127   __ASM volatile ("MSR faultmask, %0" : : "r" (faultMask) : "memory");
1128 }
1129
1130
1131 #if (__ARM_FEATURE_CMSE == 3)
1132 /**
1133   \brief   Set Fault Mask (non-secure)
1134   \details Assigns the given value to the non-secure Fault Mask register when in secure state.
1135   \param [in]    faultMask  Fault Mask value to set
1136  */
1137 __STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)
1138 {
1139   __ASM volatile ("MSR faultmask_ns, %0" : : "r" (faultMask) : "memory");
1140 }
1141 #endif
1142
1143 #endif /* (__ARM_ARCH_ISA_THUMB >= 2) */
1144
1145
1146 #if (__ARM_ARCH >= 8)
1147 /**
1148   \brief   Get Process Stack Pointer Limit
1149   Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure
1150   Stack Pointer Limit register hence zero is returned always in non-secure
1151   mode.
1152
1153   \details Returns the current value of the Process Stack Pointer Limit (PSPLIM).
1154   \return               PSPLIM Register value
1155  */
1156 __STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)
1157 {
1158 #if (((__ARM_ARCH_8M_MAIN__   < 1) && \
1159       (__ARM_ARCH_8_1M_MAIN__ < 1)    ) && \
1160      (__ARM_FEATURE_CMSE < 3)              )
1161   /* without main extensions, the non-secure PSPLIM is RAZ/WI */
1162   return (0U);
1163 #else
1164   uint32_t result;
1165   __ASM volatile ("MRS %0, psplim"  : "=r" (result) );
1166   return (result);
1167 #endif
1168 }
1169
1170 #if (__ARM_FEATURE_CMSE == 3)
1171 /**
1172   \brief   Get Process Stack Pointer Limit (non-secure)
1173   Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure
1174   Stack Pointer Limit register hence zero is returned always.
1175
1176   \details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.
1177   \return               PSPLIM Register value
1178  */
1179 __STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)
1180 {
1181 #if ((__ARM_ARCH_8M_MAIN__   < 1) && \
1182      (__ARM_ARCH_8_1M_MAIN__ < 1)    )
1183   /* without main extensions, the non-secure PSPLIM is RAZ/WI */
1184   return (0U);
1185 #else
1186   uint32_t result;
1187   __ASM volatile ("MRS %0, psplim_ns"  : "=r" (result) );
1188   return (result);
1189 #endif
1190 }
1191 #endif
1192
1193
1194 /**
1195   \brief   Set Process Stack Pointer Limit
1196   Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure
1197   Stack Pointer Limit register hence the write is silently ignored in non-secure
1198   mode.
1199
1200   \details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).
1201   \param [in]    ProcStackPtrLimit  Process Stack Pointer Limit value to set
1202  */
1203 __STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)
1204 {
1205 #if (((__ARM_ARCH_8M_MAIN__   < 1) && \
1206       (__ARM_ARCH_8_1M_MAIN__ < 1)    ) && \
1207      (__ARM_FEATURE_CMSE < 3)              )
1208   /* without main extensions, the non-secure PSPLIM is RAZ/WI */
1209   (void)ProcStackPtrLimit;
1210 #else
1211   __ASM volatile ("MSR psplim, %0" : : "r" (ProcStackPtrLimit));
1212 #endif
1213 }
1214
1215
1216 #if (__ARM_FEATURE_CMSE == 3)
1217 /**
1218   \brief   Set Process Stack Pointer (non-secure)
1219   Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure
1220   Stack Pointer Limit register hence the write is silently ignored.
1221
1222   \details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.
1223   \param [in]    ProcStackPtrLimit  Process Stack Pointer Limit value to set
1224  */
1225 __STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)
1226 {
1227 #if ((__ARM_ARCH_8M_MAIN__   < 1) && \
1228      (__ARM_ARCH_8_1M_MAIN__ < 1)    )
1229   /* without main extensions, the non-secure PSPLIM is RAZ/WI */
1230   (void)ProcStackPtrLimit;
1231 #else
1232   __ASM volatile ("MSR psplim_ns, %0\n" : : "r" (ProcStackPtrLimit));
1233 #endif
1234 }
1235 #endif
1236
1237
1238 /**
1239   \brief   Get Main Stack Pointer Limit
1240   Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure
1241   Stack Pointer Limit register hence zero is returned always.
1242
1243   \details Returns the current value of the Main Stack Pointer Limit (MSPLIM).
1244   \return               MSPLIM Register value
1245  */
1246 __STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)
1247 {
1248 #if (((__ARM_ARCH_8M_MAIN__   < 1) && \
1249       (__ARM_ARCH_8_1M_MAIN__ < 1)    ) && \
1250      (__ARM_FEATURE_CMSE < 3)              )
1251   /* without main extensions, the non-secure MSPLIM is RAZ/WI */
1252   return (0U);
1253 #else
1254   uint32_t result;
1255   __ASM volatile ("MRS %0, msplim" : "=r" (result) );
1256   return (result);
1257 #endif
1258 }
1259
1260
1261 #if (__ARM_FEATURE_CMSE == 3)
1262 /**
1263   \brief   Get Main Stack Pointer Limit (non-secure)
1264   Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure
1265   Stack Pointer Limit register hence zero is returned always.
1266
1267   \details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.
1268   \return               MSPLIM Register value
1269  */
1270 __STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)
1271 {
1272 #if ((__ARM_ARCH_8M_MAIN__   < 1) && \
1273      (__ARM_ARCH_8_1M_MAIN__ < 1)    )
1274   /* without main extensions, the non-secure MSPLIM is RAZ/WI */
1275   return (0U);
1276 #else
1277   uint32_t result;
1278   __ASM volatile ("MRS %0, msplim_ns" : "=r" (result) );
1279   return (result);
1280 #endif
1281 }
1282 #endif
1283
1284
1285 /**
1286   \brief   Set Main Stack Pointer Limit
1287   Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure
1288   Stack Pointer Limit register hence the write is silently ignored.
1289
1290   \details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).
1291   \param [in]    MainStackPtrLimit  Main Stack Pointer Limit value to set
1292  */
1293 __STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)
1294 {
1295 #if (((__ARM_ARCH_8M_MAIN__   < 1) && \
1296       (__ARM_ARCH_8_1M_MAIN__ < 1)    ) && \
1297      (__ARM_FEATURE_CMSE < 3)              )
1298   /* without main extensions, the non-secure MSPLIM is RAZ/WI */
1299   (void)MainStackPtrLimit;
1300 #else
1301   __ASM volatile ("MSR msplim, %0" : : "r" (MainStackPtrLimit));
1302 #endif
1303 }
1304
1305
1306 #if (__ARM_FEATURE_CMSE == 3)
1307 /**
1308   \brief   Set Main Stack Pointer Limit (non-secure)
1309   Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure
1310   Stack Pointer Limit register hence the write is silently ignored.
1311
1312   \details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.
1313   \param [in]    MainStackPtrLimit  Main Stack Pointer value to set
1314  */
1315 __STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)
1316 {
1317 #if ((__ARM_ARCH_8M_MAIN__   < 1) && \
1318      (__ARM_ARCH_8_1M_MAIN__ < 1)    )
1319   /* without main extensions, the non-secure MSPLIM is RAZ/WI */
1320   (void)MainStackPtrLimit;
1321 #else
1322   __ASM volatile ("MSR msplim_ns, %0" : : "r" (MainStackPtrLimit));
1323 #endif
1324 }
1325 #endif
1326
1327 #endif /* (__ARM_ARCH >= 8) */
1328
1329
1330 /**
1331   \brief   Get FPSCR
1332   \details Returns the current value of the Floating Point Status/Control register.
1333   \return               Floating Point Status/Control register value
1334  */
1335 __STATIC_FORCEINLINE uint32_t __get_FPSCR(void)
1336 {
1337 #if (defined(__ARM_FP) && (__ARM_FP >= 1))
1338   return (__builtin_arm_get_fpscr());
1339 #else
1340   return (0U);
1341 #endif
1342 }
1343
1344
1345 /**
1346   \brief   Set FPSCR
1347   \details Assigns the given value to the Floating Point Status/Control register.
1348   \param [in]    fpscr  Floating Point Status/Control value to set
1349  */
1350 __STATIC_FORCEINLINE void __set_FPSCR(uint32_t fpscr)
1351 {
1352 #if (defined(__ARM_FP) && (__ARM_FP >= 1))
1353   __builtin_arm_set_fpscr(fpscr);
1354 #else
1355   (void)fpscr;
1356 #endif
1357 }
1358
1359
1360 /** @} end of CMSIS_Core_RegAccFunctions */
1361
1362
1363 /* ###################  Compiler specific Intrinsics  ########################### */
1364 /** \defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics
1365   Access to dedicated SIMD instructions
1366   @{
1367 */
1368
1369 #if (__ARM_FEATURE_DSP == 1)
1370 #define     __SADD8                 __sadd8
1371 #define     __QADD8                 __qadd8
1372 #define     __SHADD8                __shadd8
1373 #define     __UADD8                 __uadd8
1374 #define     __UQADD8                __uqadd8
1375 #define     __UHADD8                __uhadd8
1376 #define     __SSUB8                 __ssub8
1377 #define     __QSUB8                 __qsub8
1378 #define     __SHSUB8                __shsub8
1379 #define     __USUB8                 __usub8
1380 #define     __UQSUB8                __uqsub8
1381 #define     __UHSUB8                __uhsub8
1382 #define     __SADD16                __sadd16
1383 #define     __QADD16                __qadd16
1384 #define     __SHADD16               __shadd16
1385 #define     __UADD16                __uadd16
1386 #define     __UQADD16               __uqadd16
1387 #define     __UHADD16               __uhadd16
1388 #define     __SSUB16                __ssub16
1389 #define     __QSUB16                __qsub16
1390 #define     __SHSUB16               __shsub16
1391 #define     __USUB16                __usub16
1392 #define     __UQSUB16               __uqsub16
1393 #define     __UHSUB16               __uhsub16
1394 #define     __SASX                  __sasx
1395 #define     __QASX                  __qasx
1396 #define     __SHASX                 __shasx
1397 #define     __UASX                  __uasx
1398 #define     __UQASX                 __uqasx
1399 #define     __UHASX                 __uhasx
1400 #define     __SSAX                  __ssax
1401 #define     __QSAX                  __qsax
1402 #define     __SHSAX                 __shsax
1403 #define     __USAX                  __usax
1404 #define     __UQSAX                 __uqsax
1405 #define     __UHSAX                 __uhsax
1406 #define     __USAD8                 __usad8
1407 #define     __USADA8                __usada8
1408 #define     __SSAT16                __ssat16
1409 #define     __USAT16                __usat16
1410 #define     __UXTB16                __uxtb16
1411 #define     __UXTAB16               __uxtab16
1412 #define     __SXTB16                __sxtb16
1413 #define     __SXTAB16               __sxtab16
1414 #define     __SMUAD                 __smuad
1415 #define     __SMUADX                __smuadx
1416 #define     __SMLAD                 __smlad
1417 #define     __SMLADX                __smladx
1418 #define     __SMLALD                __smlald
1419 #define     __SMLALDX               __smlaldx
1420 #define     __SMUSD                 __smusd
1421 #define     __SMUSDX                __smusdx
1422 #define     __SMLSD                 __smlsd
1423 #define     __SMLSDX                __smlsdx
1424 #define     __SMLSLD                __smlsld
1425 #define     __SMLSLDX               __smlsldx
1426 #define     __SEL                   __sel
1427 #define     __QADD                  __qadd
1428 #define     __QSUB                  __qsub
1429
1430 #define __PKHBT(ARG1,ARG2,ARG3) \
1431 __extension__ \
1432 ({                          \
1433   uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \
1434   __ASM ("pkhbt %0, %1, %2, lsl %3" : "=r" (__RES) :  "r" (__ARG1), "r" (__ARG2), "I" (ARG3)  ); \
1435   __RES; \
1436  })
1437
1438 #define __PKHTB(ARG1,ARG2,ARG3) \
1439 __extension__ \
1440 ({                          \
1441   uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \
1442   if (ARG3 == 0) \
1443     __ASM ("pkhtb %0, %1, %2" : "=r" (__RES) :  "r" (__ARG1), "r" (__ARG2)  ); \
1444   else \
1445     __ASM ("pkhtb %0, %1, %2, asr %3" : "=r" (__RES) :  "r" (__ARG1), "r" (__ARG2), "I" (ARG3)  ); \
1446   __RES; \
1447  })
1448
1449 #define __SXTB16_RORn(ARG1, ARG2)        __SXTB16(__ROR(ARG1, ARG2))
1450
1451 #define __SXTAB16_RORn(ARG1, ARG2, ARG3) __SXTAB16(ARG1, __ROR(ARG2, ARG3))
1452
1453 __STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)
1454 {
1455   int32_t result;
1456
1457   __ASM volatile ("smmla %0, %1, %2, %3" : "=r" (result): "r"  (op1), "r" (op2), "r" (op3) );
1458   return (result);
1459 }
1460
1461 #endif /* (__ARM_FEATURE_DSP == 1) */
1462 /** @} end of group CMSIS_SIMD_intrinsics */
1463
1464
1465 #endif /* __CMSIS_CLANG_M_H */