begriffs open source - cmsis/blob - CMSIS/CoreValidation/Source/CV_CoreFunc.c

   1 /*-----------------------------------------------------------------------------
   2  *      Name:         CV_CoreFunc.c
   3  *      Purpose:      CMSIS CORE validation tests implementation
   4  *-----------------------------------------------------------------------------
   5  *      Copyright (c) 2017 - 2019 Arm Limited. All rights reserved.
   6  *----------------------------------------------------------------------------*/
   7
   8 #include "CV_Framework.h"
   9 #include "cmsis_cv.h"
  10
  11 /*-----------------------------------------------------------------------------
  12  *      Test implementation
  13  *----------------------------------------------------------------------------*/
  14
  15 static volatile uint32_t irqTaken = 0U;
  16 #if defined(__CORTEX_M) && (__CORTEX_M > 0)
  17 static volatile uint32_t irqActive = 0U;
  18 #endif
  19
  20 static void TC_CoreFunc_EnDisIRQIRQHandler(void) {
  21   ++irqTaken;
  22 #if defined(__CORTEX_M) && (__CORTEX_M > 0)
  23   irqActive = NVIC_GetActive(Interrupt0_IRQn);
  24 #endif
  25 }
  26
  27 static volatile uint32_t irqIPSR = 0U;
  28 static volatile uint32_t irqXPSR = 0U;
  29
  30 static void TC_CoreFunc_IPSR_IRQHandler(void) {
  31   irqIPSR = __get_IPSR();
  32   irqXPSR = __get_xPSR();
  33 }
  34
  35 /*-----------------------------------------------------------------------------
  36  *      Test cases
  37  *----------------------------------------------------------------------------*/
  38
  39 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
  40 /**
  41 \brief Test case: TC_CoreFunc_EnDisIRQ
  42 \details
  43 Check expected behavior of interrupt related control functions:
  44 - __disable_irq() and __enable_irq()
  45 - NVIC_EnableIRQ, NVIC_DisableIRQ,  and NVIC_GetEnableIRQ
  46 - NVIC_SetPendingIRQ, NVIC_ClearPendingIRQ, and NVIC_GetPendingIRQ
  47 - NVIC_GetActive (not on Cortex-M0/M0+)
  48 */
  49 void TC_CoreFunc_EnDisIRQ (void)
  50 {
  51   // Globally disable all interrupt servicing
  52   __disable_irq();
  53
  54   // Enable the interrupt
  55   NVIC_EnableIRQ(Interrupt0_IRQn);
  56   ASSERT_TRUE(NVIC_GetEnableIRQ(Interrupt0_IRQn) != 0U);
  57
  58   // Clear its pending state
  59   NVIC_ClearPendingIRQ(Interrupt0_IRQn);
  60   ASSERT_TRUE(NVIC_GetPendingIRQ(Interrupt0_IRQn) == 0U);
  61
  62   // Register test interrupt handler.
  63   TST_IRQHandler = TC_CoreFunc_EnDisIRQIRQHandler;
  64   irqTaken = 0U;
  65 #if defined(__CORTEX_M) && (__CORTEX_M > 0)
  66   irqActive = UINT32_MAX;
  67 #endif
  68
  69   // Set the interrupt pending state
  70   NVIC_SetPendingIRQ(Interrupt0_IRQn);
  71   for(uint32_t i = 10U; i > 0U; --i) {}
  72
  73   // Interrupt is not taken
  74   ASSERT_TRUE(irqTaken == 0U);
  75   ASSERT_TRUE(NVIC_GetPendingIRQ(Interrupt0_IRQn) != 0U);
  76 #if defined(__CORTEX_M) && (__CORTEX_M > 0)
  77   ASSERT_TRUE(NVIC_GetActive(Interrupt0_IRQn) == 0U);
  78 #endif
  79
  80   // Globally enable interrupt servicing
  81   __enable_irq();
  82
  83   for(uint32_t i = 10U; i > 0U; --i) {}
  84
  85   // Interrupt was taken
  86   ASSERT_TRUE(irqTaken == 1U);
  87 #if defined(__CORTEX_M) && (__CORTEX_M > 0)
  88   ASSERT_TRUE(irqActive != 0U);
  89   ASSERT_TRUE(NVIC_GetActive(Interrupt0_IRQn) == 0U);
  90 #endif
  91
  92   // Interrupt it not pending anymore.
  93   ASSERT_TRUE(NVIC_GetPendingIRQ(Interrupt0_IRQn) == 0U);
  94
  95   // Disable interrupt
  96   NVIC_DisableIRQ(Interrupt0_IRQn);
  97   ASSERT_TRUE(NVIC_GetEnableIRQ(Interrupt0_IRQn) == 0U);
  98
  99   // Set interrupt pending
 100   NVIC_SetPendingIRQ(Interrupt0_IRQn);
 101   for(uint32_t i = 10U; i > 0U; --i) {}
 102
 103   // Interrupt is not taken again
 104   ASSERT_TRUE(irqTaken == 1U);
 105   ASSERT_TRUE(NVIC_GetPendingIRQ(Interrupt0_IRQn) != 0U);
 106
 107   // Clear interrupt pending
 108   NVIC_ClearPendingIRQ(Interrupt0_IRQn);
 109   for(uint32_t i = 10U; i > 0U; --i) {}
 110
 111   // Interrupt it not pending anymore.
 112   ASSERT_TRUE(NVIC_GetPendingIRQ(Interrupt0_IRQn) == 0U);
 113
 114   // Globally disable interrupt servicing
 115   __disable_irq();
 116 }
 117
 118 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 119 /**
 120 \brief Test case: TC_CoreFunc_IRQPrio
 121 \details
 122 Check expected behavior of interrupt priority control functions:
 123 - NVIC_SetPriority, NVIC_GetPriority
 124 */
 125 void TC_CoreFunc_IRQPrio (void)
 126 {
 127   /* Test Exception Priority */
 128   uint32_t orig = NVIC_GetPriority(SVCall_IRQn);
 129
 130   NVIC_SetPriority(SVCall_IRQn, orig+1U);
 131   uint32_t prio = NVIC_GetPriority(SVCall_IRQn);
 132
 133   ASSERT_TRUE(prio == orig+1U);
 134
 135   NVIC_SetPriority(SVCall_IRQn, orig);
 136
 137   /* Test Interrupt Priority */
 138   orig = NVIC_GetPriority(Interrupt0_IRQn);
 139
 140   NVIC_SetPriority(Interrupt0_IRQn, orig+1U);
 141   prio = NVIC_GetPriority(Interrupt0_IRQn);
 142
 143   ASSERT_TRUE(prio == orig+1U);
 144
 145   NVIC_SetPriority(Interrupt0_IRQn, orig);
 146 }
 147
 148 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 149 /** Helper function for TC_CoreFunc_EncDecIRQPrio
 150 \details
 151 The helper encodes and decodes the given priority configuration.
 152 \param[in] prigroup The PRIGROUP setting to be considered for encoding/decoding.
 153 \param[in] pre The preempt priority value.
 154 \param[in] sub The subpriority value.
 155 */
 156 static void TC_CoreFunc_EncDecIRQPrio_Step(uint32_t prigroup, uint32_t pre, uint32_t sub) {
 157   uint32_t prio = NVIC_EncodePriority(prigroup, pre, sub);
 158
 159   uint32_t ret_pre = UINT32_MAX;
 160   uint32_t ret_sub = UINT32_MAX;
 161
 162   NVIC_DecodePriority(prio, prigroup, &ret_pre, &ret_sub);
 163
 164   ASSERT_TRUE(ret_pre == pre);
 165   ASSERT_TRUE(ret_sub == sub);
 166 }
 167
 168 /**
 169 \brief Test case: TC_CoreFunc_EncDecIRQPrio
 170 \details
 171 Check expected behavior of interrupt priority encoding/decoding functions:
 172 - NVIC_EncodePriority, NVIC_DecodePriority
 173 */
 174 void TC_CoreFunc_EncDecIRQPrio (void)
 175 {
 176   /* Check only the valid range of PRIGROUP and preempt-/sub-priority values. */
 177   static const uint32_t priobits = (__NVIC_PRIO_BITS > 7U) ? 7U : __NVIC_PRIO_BITS;
 178   for(uint32_t prigroup = 7U-priobits; prigroup<7U; prigroup++) {
 179     for(uint32_t pre = 0U; pre<(128U>>prigroup); pre++) {
 180       for(uint32_t sub = 0U; sub<(256U>>(8U-__NVIC_PRIO_BITS+7U-prigroup)); sub++) {
 181         TC_CoreFunc_EncDecIRQPrio_Step(prigroup, pre, sub);
 182       }
 183     }
 184   }
 185 }
 186
 187 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 188 /**
 189 \brief Test case: TC_CoreFunc_IRQVect
 190 \details
 191 Check expected behavior of interrupt vector relocation functions:
 192 - NVIC_SetVector, NVIC_GetVector
 193 */
 194 void TC_CoreFunc_IRQVect(void) {
 195 #if defined(__VTOR_PRESENT) && __VTOR_PRESENT
 196   /* relocate vector table */
 197   extern uint32_t __VECTOR_TABLE[];
 198   static uint32_t vectors[32] __ALIGNED(512);
 199
 200   for(uint32_t i=0U; i<32U; i++) {
 201     vectors[i] = __VECTOR_TABLE[i];
 202   }
 203
 204   const uint32_t orig_vtor = SCB->VTOR;
 205   const uint32_t vtor = ((uint32_t)vectors) & SCB_VTOR_TBLOFF_Msk;
 206   SCB->VTOR = vtor;
 207
 208   ASSERT_TRUE(vtor == SCB->VTOR);
 209
 210   /* check exception vectors */
 211   extern void HardFault_Handler(void);
 212   extern void SVC_Handler(void);
 213   extern void PendSV_Handler(void);
 214   extern void SysTick_Handler(void);
 215
 216   ASSERT_TRUE(NVIC_GetVector(HardFault_IRQn) == (uint32_t)HardFault_Handler);
 217   ASSERT_TRUE(NVIC_GetVector(SVCall_IRQn) == (uint32_t)SVC_Handler);
 218   ASSERT_TRUE(NVIC_GetVector(PendSV_IRQn) == (uint32_t)PendSV_Handler);
 219   ASSERT_TRUE(NVIC_GetVector(SysTick_IRQn) == (uint32_t)SysTick_Handler);
 220
 221   /* reconfigure WDT IRQ vector */
 222   extern void Interrupt0_Handler(void);
 223
 224   const uint32_t wdtvec = NVIC_GetVector(Interrupt0_IRQn);
 225   ASSERT_TRUE(wdtvec == (uint32_t)Interrupt0_Handler);
 226
 227   NVIC_SetVector(Interrupt0_IRQn, wdtvec + 32U);
 228
 229   ASSERT_TRUE(NVIC_GetVector(Interrupt0_IRQn) == (wdtvec + 32U));
 230
 231   /* restore vector table */
 232   SCB->VTOR = orig_vtor;
 233 #endif
 234 }
 235
 236 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 237 /**
 238 \brief Test case: TC_CoreFunc_GetCtrl
 239 \details
 240 - Check if __set_CONTROL and __get_CONTROL() sets/gets control register
 241 */
 242 void TC_CoreFunc_Control (void) {
 243   // don't use stack for this variables
 244   static uint32_t orig;
 245   static uint32_t ctrl;
 246   static uint32_t result;
 247
 248   orig = __get_CONTROL();
 249   ctrl = orig;
 250   result = UINT32_MAX;
 251
 252 #ifdef CONTROL_SPSEL_Msk
 253   // SPSEL set to 0 (MSP)
 254   ASSERT_TRUE((ctrl & CONTROL_SPSEL_Msk) == 0U);
 255
 256   // SPSEL set to 1 (PSP)
 257   ctrl |= CONTROL_SPSEL_Msk;
 258
 259   // Move MSP to PSP
 260   __set_PSP(__get_MSP());
 261 #endif
 262
 263   __set_CONTROL(ctrl);
 264   __ISB();
 265
 266   result = __get_CONTROL();
 267
 268   __set_CONTROL(orig);
 269   __ISB();
 270
 271   ASSERT_TRUE(result == ctrl);
 272   ASSERT_TRUE(__get_CONTROL() == orig);
 273 }
 274
 275 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 276 /**
 277 \brief Test case: TC_CoreFunc_IPSR
 278 \details
 279 - Check if __get_IPSR intrinsic is available
 280 - Check if __get_xPSR intrinsic is available
 281 - Result differentiates between thread and exception modes
 282 */
 283 void TC_CoreFunc_IPSR (void) {
 284   uint32_t result = __get_IPSR();
 285   ASSERT_TRUE(result == 0U); // Thread Mode
 286
 287   result = __get_xPSR();
 288   ASSERT_TRUE((result & xPSR_ISR_Msk) == 0U); // Thread Mode
 289
 290   TST_IRQHandler = TC_CoreFunc_IPSR_IRQHandler;
 291   irqIPSR = 0U;
 292   irqXPSR = 0U;
 293
 294   NVIC_ClearPendingIRQ(Interrupt0_IRQn);
 295   NVIC_EnableIRQ(Interrupt0_IRQn);
 296   __enable_irq();
 297
 298   NVIC_SetPendingIRQ(Interrupt0_IRQn);
 299   for(uint32_t i = 10U; i > 0U; --i) {}
 300
 301   __disable_irq();
 302   NVIC_DisableIRQ(Interrupt0_IRQn);
 303
 304   ASSERT_TRUE(irqIPSR != 0U); // Exception Mode
 305   ASSERT_TRUE((irqXPSR & xPSR_ISR_Msk) != 0U); // Exception Mode
 306 }
 307
 308 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 309
 310 #if defined(__CC_ARM)
 311 #define SUBS(Rd, Rm, Rn) __ASM volatile("SUBS " # Rd ", " # Rm ", " # Rn)
 312 #define ADDS(Rd, Rm, Rn) __ASM volatile("ADDS " # Rd ", " # Rm ", " # Rn)
 313 #elif defined( __GNUC__ )  && (!defined(__ARMCC_VERSION))  && (defined(__ARM_ARCH_6M__) || defined(__ARM_ARCH_8M_BASE__))
 314 #define SUBS(Rd, Rm, Rn) __ASM volatile("SUB %0, %1, %2" : "=r"(Rd) : "r"(Rm), "r"(Rn) : "cc")
 315 #define ADDS(Rd, Rm, Rn) __ASM volatile("ADD %0, %1, %2" : "=r"(Rd) : "r"(Rm), "r"(Rn) : "cc")
 316 #elif defined(_lint)
 317 //lint -save -e(9026) allow function-like macro
 318 #define SUBS(Rd, Rm, Rn) ((Rd) = (Rm) - (Rn))
 319 #define ADDS(Rd, Rm, Rn) ((Rd) = (Rm) + (Rn))
 320 //lint -restore
 321 #else
 322 #define SUBS(Rd, Rm, Rn) __ASM volatile("SUBS %0, %1, %2" : "=r"(Rd) : "r"(Rm), "r"(Rn) : "cc")
 323 #define ADDS(Rd, Rm, Rn) __ASM volatile("ADDS %0, %1, %2" : "=r"(Rd) : "r"(Rm), "r"(Rn) : "cc")
 324 #endif
 325
 326 /**
 327 \brief Test case: TC_CoreFunc_APSR
 328 \details
 329 - Check if __get_APSR intrinsic is available
 330 - Check if __get_xPSR intrinsic is available
 331 - Check negative, zero and overflow flags
 332 */
 333 void TC_CoreFunc_APSR (void) {
 334   volatile uint32_t result;
 335   //lint -esym(838, Rm) unused values
 336   //lint -esym(438, Rm) unused values
 337
 338   // Check negative flag
 339   volatile int32_t Rm = 5;
 340   volatile int32_t Rn = 7;
 341   SUBS(Rm, Rm, Rn);
 342   result  = __get_APSR();
 343   ASSERT_TRUE((result & APSR_N_Msk) == APSR_N_Msk);
 344
 345   Rm = 5;
 346   Rn = 7;
 347   SUBS(Rm, Rm, Rn);
 348   result  = __get_xPSR();
 349   ASSERT_TRUE((result & xPSR_N_Msk) == xPSR_N_Msk);
 350
 351   // Check zero and compare flag
 352   Rm = 5;
 353   SUBS(Rm, Rm, Rm);
 354   result  = __get_APSR();
 355   ASSERT_TRUE((result & APSR_Z_Msk) == APSR_Z_Msk);
 356   ASSERT_TRUE((result & APSR_C_Msk) == APSR_C_Msk);
 357
 358   Rm = 5;
 359   SUBS(Rm, Rm, Rm);
 360   result  = __get_xPSR();
 361   ASSERT_TRUE((result & xPSR_Z_Msk) == xPSR_Z_Msk);
 362   ASSERT_TRUE((result & APSR_C_Msk) == APSR_C_Msk);
 363
 364   // Check overflow flag
 365   Rm = 5;
 366   Rn = INT32_MAX;
 367   ADDS(Rm, Rm, Rn);
 368   result  = __get_APSR();
 369   ASSERT_TRUE((result & APSR_V_Msk) == APSR_V_Msk);
 370
 371   Rm = 5;
 372   Rn = INT32_MAX;
 373   ADDS(Rm, Rm, Rn);
 374   result  = __get_xPSR();
 375   ASSERT_TRUE((result & xPSR_V_Msk) == xPSR_V_Msk);
 376 }
 377
 378 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 379 /**
 380 \brief Test case: TC_CoreFunc_PSP
 381 \details
 382 - Check if __get_PSP and __set_PSP intrinsic can be used to manipulate process stack pointer.
 383 */
 384 void TC_CoreFunc_PSP (void) {
 385   // don't use stack for this variables
 386   static uint32_t orig;
 387   static uint32_t psp;
 388   static uint32_t result;
 389
 390   orig = __get_PSP();
 391
 392   psp = orig + 0x12345678U;
 393   __set_PSP(psp);
 394
 395   result = __get_PSP();
 396
 397   __set_PSP(orig);
 398
 399   ASSERT_TRUE(result == psp);
 400 }
 401
 402 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 403 /**
 404 \brief Test case: TC_CoreFunc_MSP
 405 \details
 406 - Check if __get_MSP and __set_MSP intrinsic can be used to manipulate main stack pointer.
 407 */
 408 void TC_CoreFunc_MSP (void) {
 409   // don't use stack for this variables
 410   static uint32_t orig;
 411   static uint32_t msp;
 412   static uint32_t result;
 413   static uint32_t ctrl;
 414
 415   ctrl = __get_CONTROL();
 416   orig = __get_MSP();
 417
 418   __set_PSP(orig);
 419   __set_CONTROL(ctrl | CONTROL_SPSEL_Msk); // switch to PSP
 420
 421   msp = orig + 0x12345678U;
 422   __set_MSP(msp);
 423
 424   result = __get_MSP();
 425
 426   __set_MSP(orig);
 427
 428   __set_CONTROL(ctrl);
 429
 430   ASSERT_TRUE(result == msp);
 431 }
 432
 433 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 434 /**
 435 \brief Test case: TC_CoreFunc_PSPLIM
 436 \details
 437 - Check if __get_PSPLIM and __set_PSPLIM intrinsic can be used to manipulate process stack pointer limit.
 438 */
 439 void TC_CoreFunc_PSPLIM (void) {
 440 #if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \
 441      (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1))    )
 442   // don't use stack for this variables
 443   static uint32_t orig;
 444   static uint32_t psplim;
 445   static uint32_t result;
 446
 447   orig = __get_PSPLIM();
 448
 449   psplim = orig + 0x12345678U;
 450   __set_PSPLIM(psplim);
 451
 452   result = __get_PSPLIM();
 453
 454   __set_PSPLIM(orig);
 455
 456 #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \
 457      (!defined (__ARM_FEATURE_CMSE  ) || (__ARM_FEATURE_CMSE   < 3)))
 458   // without main extensions, the non-secure PSPLIM is RAZ/WI
 459   ASSERT_TRUE(result == 0U);
 460 #else
 461   ASSERT_TRUE(result == psplim);
 462 #endif
 463
 464 #endif
 465 }
 466
 467 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 468 /**
 469 \brief Test case: TC_CoreFunc_PSPLIM_NS
 470 \details
 471 - Check if __TZ_get_PSPLIM_NS and __TZ_set_PSPLIM_NS intrinsic can be used to manipulate process stack pointer limit.
 472 */
 473 void TC_CoreFunc_PSPLIM_NS (void) {
 474 #if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \
 475      (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1))    )
 476
 477 #if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))
 478   uint32_t orig;
 479   uint32_t psplim;
 480   uint32_t result;
 481
 482   orig = __TZ_get_PSPLIM_NS();
 483
 484   psplim = orig + 0x12345678U;
 485   __TZ_set_PSPLIM_NS(psplim);
 486
 487   result = __TZ_get_PSPLIM_NS();
 488
 489   __TZ_set_PSPLIM_NS(orig);
 490
 491 #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))
 492   // without main extensions, the non-secure PSPLIM is RAZ/WI
 493   ASSERT_TRUE(result == 0U);
 494 #else
 495   ASSERT_TRUE(result == psplim);
 496 #endif
 497 #endif
 498
 499 #endif
 500 }
 501
 502 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 503 /**
 504 \brief Test case: TC_CoreFunc_MSPLIM
 505 \details
 506 - Check if __get_MSPLIM and __set_MSPLIM intrinsic can be used to manipulate main stack pointer limit.
 507 */
 508 void TC_CoreFunc_MSPLIM (void) {
 509 #if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \
 510      (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1))    )
 511   // don't use stack for this variables
 512   static uint32_t orig;
 513   static uint32_t msplim;
 514   static uint32_t result;
 515   static uint32_t ctrl;
 516
 517   ctrl = __get_CONTROL();
 518   __set_CONTROL(ctrl | CONTROL_SPSEL_Msk); // switch to PSP
 519
 520   orig = __get_MSPLIM();
 521
 522   msplim = orig + 0x12345678U;
 523   __set_MSPLIM(msplim);
 524
 525   result = __get_MSPLIM();
 526
 527   __set_MSPLIM(orig);
 528
 529   __set_CONTROL(ctrl);
 530
 531 #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \
 532      (!defined (__ARM_FEATURE_CMSE  ) || (__ARM_FEATURE_CMSE   < 3)))
 533   // without main extensions, the non-secure MSPLIM is RAZ/WI
 534   ASSERT_TRUE(result == 0U);
 535 #else
 536   ASSERT_TRUE(result == msplim);
 537 #endif
 538
 539 #endif
 540 }
 541
 542 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 543 /**
 544 \brief Test case: TC_CoreFunc_MSPLIM_NS
 545 \details
 546 - Check if __TZ_get_MSPLIM_NS and __TZ_set_MSPLIM_NS intrinsic can be used to manipulate process stack pointer limit.
 547 */
 548 void TC_CoreFunc_MSPLIM_NS (void) {
 549 #if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \
 550      (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1))    )
 551
 552 #if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))
 553   uint32_t orig;
 554   uint32_t msplim;
 555   uint32_t result;
 556
 557   orig = __TZ_get_MSPLIM_NS();
 558
 559   msplim = orig + 0x12345678U;
 560   __TZ_set_MSPLIM_NS(msplim);
 561
 562   result = __TZ_get_MSPLIM_NS();
 563
 564   __TZ_set_MSPLIM_NS(orig);
 565
 566 #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))
 567   // without main extensions, the non-secure MSPLIM is RAZ/WI
 568   ASSERT_TRUE(result == 0U);
 569 #else
 570   ASSERT_TRUE(result == msplim);
 571 #endif
 572 #endif
 573
 574 #endif
 575 }
 576
 577 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 578 /**
 579 \brief Test case: TC_CoreFunc_PRIMASK
 580 \details
 581 - Check if __get_PRIMASK and __set_PRIMASK intrinsic can be used to manipulate PRIMASK.
 582 - Check if __enable_irq and __disable_irq are reflected in PRIMASK.
 583 */
 584 void TC_CoreFunc_PRIMASK (void) {
 585   uint32_t orig = __get_PRIMASK();
 586
 587   // toggle primask
 588   uint32_t primask = (orig & ~0x01U) | (~orig & 0x01U);
 589
 590   __set_PRIMASK(primask);
 591   uint32_t result = __get_PRIMASK();
 592
 593   ASSERT_TRUE(result == primask);
 594
 595   __disable_irq();
 596   result = __get_PRIMASK();
 597   ASSERT_TRUE((result & 0x01U) == 1U);
 598
 599   __enable_irq();
 600   result = __get_PRIMASK();
 601   ASSERT_TRUE((result & 0x01U) == 0U);
 602
 603   __disable_irq();
 604   result = __get_PRIMASK();
 605   ASSERT_TRUE((result & 0x01U) == 1U);
 606
 607   __set_PRIMASK(orig);
 608 }
 609
 610 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 611 /**
 612 \brief Test case: TC_CoreFunc_FAULTMASK
 613 \details
 614 - Check if __get_FAULTMASK and __set_FAULTMASK intrinsic can be used to manipulate FAULTMASK.
 615 - Check if __enable_fault_irq and __disable_fault_irq are reflected in FAULTMASK.
 616 */
 617 void TC_CoreFunc_FAULTMASK (void) {
 618 #if ((defined (__ARM_ARCH_7M__      ) && (__ARM_ARCH_7M__      == 1)) || \
 619      (defined (__ARM_ARCH_7EM__     ) && (__ARM_ARCH_7EM__     == 1)) || \
 620      (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1))    )
 621
 622   uint32_t orig = __get_FAULTMASK();
 623
 624   // toggle faultmask
 625   uint32_t faultmask = (orig & ~0x01U) | (~orig & 0x01U);
 626
 627   __set_FAULTMASK(faultmask);
 628   uint32_t result = __get_FAULTMASK();
 629
 630   ASSERT_TRUE(result == faultmask);
 631
 632   __disable_fault_irq();
 633   result = __get_FAULTMASK();
 634   ASSERT_TRUE((result & 0x01U) == 1U);
 635
 636   __enable_fault_irq();
 637   result = __get_FAULTMASK();
 638   ASSERT_TRUE((result & 0x01U) == 0U);
 639
 640   __disable_fault_irq();
 641   result = __get_FAULTMASK();
 642   ASSERT_TRUE((result & 0x01U) == 1U);
 643
 644   __set_FAULTMASK(orig);
 645
 646 #endif
 647 }
 648
 649 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 650 /**
 651 \brief Test case: TC_CoreFunc_BASEPRI
 652 \details
 653 - Check if __get_BASEPRI and __set_BASEPRI intrinsic can be used to manipulate BASEPRI.
 654 - Check if __set_BASEPRI_MAX intrinsic can be used to manipulate BASEPRI.
 655 */
 656 void TC_CoreFunc_BASEPRI(void) {
 657 #if ((defined (__ARM_ARCH_7M__      ) && (__ARM_ARCH_7M__      == 1)) || \
 658      (defined (__ARM_ARCH_7EM__     ) && (__ARM_ARCH_7EM__     == 1)) || \
 659      (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1))    )
 660
 661   uint32_t orig = __get_BASEPRI();
 662
 663   uint32_t basepri = ~orig & 0x80U;
 664   __set_BASEPRI(basepri);
 665   uint32_t result = __get_BASEPRI();
 666
 667   ASSERT_TRUE(result == basepri);
 668
 669   __set_BASEPRI(orig);
 670
 671   __set_BASEPRI_MAX(basepri);
 672   result = __get_BASEPRI();
 673
 674   ASSERT_TRUE(result == basepri);
 675
 676 #endif
 677 }
 678
 679 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 680 /**
 681 \brief Test case: TC_CoreFunc_FPUType
 682 \details
 683 Check SCB_GetFPUType returns information.
 684 */
 685 void TC_CoreFunc_FPUType(void) {
 686   uint32_t fpuType = SCB_GetFPUType();
 687 #if defined(__FPU_PRESENT) && (__FPU_PRESENT != 0)
 688   ASSERT_TRUE(fpuType > 0U);
 689 #else
 690   ASSERT_TRUE(fpuType  == 0U);
 691 #endif
 692 }
 693
 694 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
 695 /**
 696 \brief Test case: TC_CoreFunc_FPSCR
 697 \details
 698 - Check if __get_FPSCR and __set_FPSCR intrinsics can be used
 699 */
 700 void TC_CoreFunc_FPSCR(void) {
 701   uint32_t fpscr = __get_FPSCR();
 702   __ISB();
 703   __DSB();
 704
 705   __set_FPSCR(~fpscr);
 706   __ISB();
 707   __DSB();
 708
 709   uint32_t result = __get_FPSCR();
 710
 711   __set_FPSCR(fpscr);
 712
 713 #if (defined (__FPU_USED   ) && (__FPU_USED    == 1U))
 714   ASSERT_TRUE(result != fpscr);
 715 #else
 716   ASSERT_TRUE(result == 0U);
 717 #endif
 718 }