begriffs open source - cmsis/blob - CMSIS/CoreValidation/Tests/Cortex-M33S/AC6/CV_Config.h

   1 /*-----------------------------------------------------------------------------
   2  *      Name:         CV_Config.h
   3  *      Purpose:      CV Config header
   4  *----------------------------------------------------------------------------
   5  *      Copyright (c) 2017 ARM Limited. All rights reserved.
   6  *----------------------------------------------------------------------------*/
   7 #ifndef __CV_CONFIG_H
   8 #define __CV_CONFIG_H
   9
  10 #include "RTE_Components.h"
  11 #include CMSIS_device_header
  12
  13 #define RTE_CV_COREINSTR 1
  14 #define RTE_CV_COREFUNC  1
  15 #define RTE_CV_MPUFUNC   __MPU_PRESENT
  16
  17 //-------- <<< Use Configuration Wizard in Context Menu >>> --------------------
  18
  19 // <h> Common Test Settings
  20 // <o> Print Output Format <0=> Plain Text <1=> XML
  21 // <i> Set the test results output format to plain text or XML
  22 #ifndef PRINT_XML_REPORT
  23 #define PRINT_XML_REPORT            1
  24 #endif
  25 // <o> Buffer size for assertions results
  26 // <i> Set the buffer size for assertions results buffer
  27 #define BUFFER_ASSERTIONS           128U
  28 // </h>
  29
  30 // <h> Disable Test Cases
  31 // <i> Uncheck to disable an individual test case
  32 // <q00> TC_CoreInstr_NOP
  33 // <q01> TC_CoreInstr_REV
  34 // <q02> TC_CoreInstr_REV16
  35 // <q03> TC_CoreInstr_REVSH
  36 // <q04> TC_CoreInstr_ROR
  37 // <q05> TC_CoreInstr_RBIT
  38 // <q06> TC_CoreInstr_CLZ
  39 // <q07> TC_CoreInstr_SSAT
  40 // <q08> TC_CoreInstr_USAT
  41 //
  42 // <q09> TC_CoreFunc_EnDisIRQ
  43 // <q10> TC_CoreFunc_Control
  44 // <q11> TC_CoreFunc_IPSR
  45 // <q12> TC_CoreFunc_APSR
  46 // <q13> TC_CoreFunc_PSP
  47 // <q14> TC_CoreFunc_MSP
  48 // <q13> TC_CoreFunc_PSPLIM
  49 // <q14> TC_CoreFunc_PSPLIM_NS
  50 // <q15> TC_CoreFunc_MSPLIM
  51 // <q16> TC_CoreFunc_MSPLIM_NS
  52 // <q17> TC_CoreFunc_PRIMASK
  53 // <q18> TC_CoreFunc_FAULTMASK
  54 // <q19> TC_CoreFunc_BASEPRI
  55 // <q20> TC_CoreFunc_FPSCR
  56 //
  57 // <q21> TC_MPU_SetClear
  58 // <q22> TC_MPU_Load
  59 #define TC_COREINSTR_NOP_EN         1
  60 #define TC_COREINSTR_REV_EN         1
  61 #define TC_COREINSTR_REV16_EN       1
  62 #define TC_COREINSTR_REVSH_EN       1
  63 #define TC_COREINSTR_ROR_EN         1
  64 #define TC_COREINSTR_RBIT_EN        1
  65 #define TC_COREINSTR_CLZ_EN         1
  66 #define TC_COREINSTR_SSAT_EN        1
  67 #define TC_COREINSTR_USAT_EN        1
  68
  69 #define TC_COREFUNC_ENDISIRQ_EN     1
  70 #define TC_COREFUNC_CONTROL_EN      1
  71 #define TC_COREFUNC_IPSR_EN         1
  72 #define TC_COREFUNC_APSR_EN         1
  73 #define TC_COREFUNC_PSP_EN          1
  74 #define TC_COREFUNC_MSP_EN          1
  75
  76 #define TC_COREFUNC_PSPLIM_EN       1
  77 #define TC_COREFUNC_PSPLIM_NS_EN    1
  78 #define TC_COREFUNC_MSPLIM_EN       1
  79 #define TC_COREFUNC_MSPLIM_NS_EN    1
  80 #define TC_COREFUNC_PRIMASK_EN      1
  81 #define TC_COREFUNC_FAULTMASK_EN    1
  82 #define TC_COREFUNC_BASEPRI_EN      1
  83 #define TC_COREFUNC_FPSCR_EN        1
  84
  85 #define TC_MPU_SETCLEAR_EN          1
  86 #define TC_MPU_LOAD_EN              1
  87 // </h>
  88
  89 #endif /* __CV_CONFIG_H */
  90