begriffs open source - cmsis/blob - main/Core/core_revisionHistory.html

   1 <!-- HTML header for doxygen 1.9.6-->
   2 <!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "https://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
   3 <html xmlns="http://www.w3.org/1999/xhtml" lang="en-US">
   4 <head>
   5 <meta http-equiv="Content-Type" content="text/xhtml;charset=UTF-8"/>
   6 <meta http-equiv="X-UA-Compatible" content="IE=11"/>
   7 <meta name="viewport" content="width=device-width, initial-scale=1"/>
   8 <title>CMSIS-Core (Cortex-M): Revision History</title>
   9 <link href="doxygen.css" rel="stylesheet" type="text/css"/>
  10 <link href="tabs.css" rel="stylesheet" type="text/css"/>
  11 <link href="extra_navtree.css" rel="stylesheet" type="text/css"/>
  12 <link href="extra_stylesheet.css" rel="stylesheet" type="text/css"/>
  13 <link href="extra_search.css" rel="stylesheet" type="text/css"/>
  14 <script type="text/javascript" src="jquery.js"></script>
  15 <script type="text/javascript" src="dynsections.js"></script>
  16 <script type="text/javascript" src="printComponentTabs.js"></script>
  17 <script type="text/javascript" src="footer.js"></script>
  18 <script type="text/javascript" src="navtree.js"></script>
  19 <link href="navtree.css" rel="stylesheet" type="text/css"/>
  20 <script type="text/javascript" src="resize.js"></script>
  21 <script type="text/javascript" src="navtreedata.js"></script>
  22 <script type="text/javascript" src="navtree.js"></script>
  23 <link href="search/search.css" rel="stylesheet" type="text/css"/>
  24 <script type="text/javascript" src="search/searchdata.js"></script>
  25 <script type="text/javascript" src="search/search.js"></script>
  26 <script type="text/javascript">
  27 /* @license magnet:?xt=urn:btih:d3d9a9a6595521f9666a5e94cc830dab83b65699&amp;dn=expat.txt MIT */
  28   $(document).ready(function() { init_search(); });
  29 /* @license-end */
  30 </script>
  31 <script type="text/javascript" src="darkmode_toggle.js"></script>
  32 <link href="extra_stylesheet.css" rel="stylesheet" type="text/css"/>
  33 <link href="extra_navtree.css" rel="stylesheet" type="text/css"/>
  34 <link href="extra_search.css" rel="stylesheet" type="text/css"/>
  35 <link href="version.css" rel="stylesheet" type="text/css" />
  36 <script type="text/javascript" src="../../version.js"></script>
  37 </head>
  38 <body>
  39 <div id="top"><!-- do not remove this div, it is closed by doxygen! -->
  40 <div id="titlearea">
  41 <table cellspacing="0" cellpadding="0">
  42  <tbody>
  43  <tr style="height: 55px;">
  44   <td id="projectlogo" style="padding: 1.5em;"><img alt="Logo" src="cmsis_logo_white_small.png"/></td>
  45   <td style="padding-left: 1em; padding-bottom: 1em;padding-top: 1em;">
  46    <div id="projectname">CMSIS-Core (Cortex-M)
  47    &#160;<span id="projectnumber"><script type="text/javascript">
  48      <!--
  49      writeHeader.call(this);
  50      writeVersionDropdown.call(this, "CMSIS-Core (Cortex-M)");
  51      //-->
  52     </script>
  53    </span>
  54    </div>
  55    <div id="projectbrief">CMSIS-Core support for Cortex-M processor-based devices</div>
  56   </td>
  57    <td>        <div id="MSearchBox" class="MSearchBoxInactive">
  58         <span class="left">
  59           <span id="MSearchSelect"                onmouseover="return searchBox.OnSearchSelectShow()"                onmouseout="return searchBox.OnSearchSelectHide()">&#160;</span>
  60           <input type="text" id="MSearchField" value="" placeholder="Search" accesskey="S"
  61                onfocus="searchBox.OnSearchFieldFocus(true)"
  62                onblur="searchBox.OnSearchFieldFocus(false)"
  63                onkeyup="searchBox.OnSearchFieldChange(event)"/>
  64           </span><span class="right">
  65             <a id="MSearchClose" href="javascript:searchBox.CloseResultsWindow()"><img id="MSearchCloseImg" border="0" src="search/close.svg" alt=""/></a>
  66           </span>
  67         </div>
  68 </td>
  69   <!--END !PROJECT_NAME-->
  70  </tr>
  71  </tbody>
  72 </table>
  73 </div>
  74 <!-- end header part -->
  75 <div id="CMSISnav" class="tabs1">
  76   <ul class="tablist">
  77     <script type="text/javascript">
  78       writeComponentTabs.call(this);
  79     </script>
  80   </ul>
  81 </div>
  82 <script type="text/javascript">
  83   writeSubComponentTabs.call(this);
  84 </script>
  85 <!-- Generated by Doxygen 1.9.6 -->
  86 <script type="text/javascript">
  87 /* @license magnet:?xt=urn:btih:d3d9a9a6595521f9666a5e94cc830dab83b65699&amp;dn=expat.txt MIT */
  88 var searchBox = new SearchBox("searchBox", "search/",'.html');
  89 /* @license-end */
  90 </script>
  91 </div><!-- top -->
  92 <div id="side-nav" class="ui-resizable side-nav-resizable">
  93   <div id="nav-tree">
  94     <div id="nav-tree-contents">
  95       <div id="nav-sync" class="sync"></div>
  96     </div>
  97   </div>
  98   <div id="splitbar" style="-moz-user-select:none;"
  99        class="ui-resizable-handle">
 100   </div>
 101 </div>
 102 <script type="text/javascript">
 103 /* @license magnet:?xt=urn:btih:d3d9a9a6595521f9666a5e94cc830dab83b65699&amp;dn=expat.txt MIT */
 104 $(document).ready(function(){initNavTree('core_revisionHistory.html',''); initResizable(); });
 105 /* @license-end */
 106 </script>
 107 <div id="doc-content">
 108 <!-- window showing the filter options -->
 109 <div id="MSearchSelectWindow"
 110      onmouseover="return searchBox.OnSearchSelectShow()"
 111      onmouseout="return searchBox.OnSearchSelectHide()"
 112      onkeydown="return searchBox.OnSearchSelectKey(event)">
 113 </div>
 114
 115 <!-- iframe showing the search results (closed by default) -->
 116 <div id="MSearchResultsWindow">
 117 <div id="MSearchResults">
 118 <div class="SRPage">
 119 <div id="SRIndex">
 120 <div id="SRResults"></div>
 121 <div class="SRStatus" id="Loading">Loading...</div>
 122 <div class="SRStatus" id="Searching">Searching...</div>
 123 <div class="SRStatus" id="NoMatches">No Matches</div>
 124 </div>
 125 </div>
 126 </div>
 127 </div>
 128
 129 <div><div class="header">
 130   <div class="headertitle"><div class="title">Revision History </div></div>
 131 </div><!--header-->
 132 <div class="contents">
 133 <div class="textblock"><p><a class="anchor" id="md_src_history"></a> CMSIS-Core (M) component is maintained with its own versioning that gets offically updated upon releases of the <a href="../General/cmsis_pack.html">CMSIS Software Pack</a>.</p>
 134 <p>The table below provides information about the changes delivered with specific versions of CMSIS-Core (M).</p>
 135 <table class="cmtable" summary="Revision History">
 136 <tr>
 137 <th>Version </th><th>Description  </th></tr>
 138 <tr>
 139 <td>V5.7.0 </td><td><ul>
 140 <li>
 141 Added: Added new compiler macros __ALIAS and __NO_INIT </li>
 142 </ul>
 143 </td></tr>
 144 <tr>
 145 <td>V5.6.0 </td><td><ul>
 146 <li>
 147 Added: Arm Cortex-M85 cpu support </li>
 148 <li>
 149 Added: Arm China Star-MC1 cpu support </li>
 150 <li>
 151 Updated: system_ARMCM55.c </li>
 152 </ul>
 153 </td></tr>
 154 <tr>
 155 <td>V5.5.0 </td><td><ul>
 156 <li>
 157 Updated GCC LinkerDescription, GCC Assembler startup </li>
 158 <li>
 159 Added ARMv8-M Stack Sealing (to linker, startup) for toolchain ARM, GCC </li>
 160 <li>
 161 Changed C-Startup to default Startup.  Updated Armv8-M Assembler startup to use GAS syntax<br  />
 162  Note: Updating existing projects may need manual user interaction!  </li>
 163 </ul>
 164 </td></tr>
 165 <tr>
 166 <td>V5.4.0 </td><td><ul>
 167 <li>
 168 Added: Cortex-M55 cpu support </li>
 169 <li>
 170 Enhanced: MVE support for Armv8.1-MML </li>
 171 <li>
 172 Fixed: Device config define checks </li>
 173 <li>
 174 Added: L1 Cache functions for Armv7-M and later </li>
 175 </ul>
 176 </td></tr>
 177 <tr>
 178 <td>V5.3.0 </td><td><ul>
 179 <li>
 180 Added: Provisions for compiler-independent C startup code. </li>
 181 </ul>
 182 </td></tr>
 183 <tr>
 184 <td>V5.2.1 </td><td><ul>
 185 <li>
 186 Fixed: Compilation issue in cmsis_armclang_ltm.h introduced in 5.2.0 </li>
 187 </ul>
 188 </td></tr>
 189 <tr>
 190 <td>V5.2.0 </td><td><ul>
 191 <li>
 192 Added: Cortex-M35P support. </li>
 193 <li>
 194 Added: Cortex-M1 support. </li>
 195 <li>
 196 Added: Armv8.1 architecture support. </li>
 197 <li>
 198 Added: <a class="el" href="group__compiler__conntrol__gr.html#ga378ac21329d33f561f90265eef89f564">__RESTRICT</a> and <a class="el" href="group__compiler__conntrol__gr.html#gab904513442afdf77d4f8c74f23cbb040">__STATIC_FORCEINLINE</a> compiler control macros. </li>
 199 </ul>
 200 </td></tr>
 201 <tr>
 202 <td>V5.1.2 </td><td><ul>
 203 <li>
 204 Removed using get/set built-ins FPSCR in GCC &gt;= 7.2 due to shortcomings. </li>
 205 <li>
 206 Added __NO_RETURN to __NVIC_SystemReset() to silence compiler warnings. </li>
 207 <li>
 208 Added support for Cortex-M1 (beta). </li>
 209 <li>
 210 Removed usage of register keyword. </li>
 211 <li>
 212 Added defines for EXC_RETURN, FNC_RETURN and integrity signature values. </li>
 213 <li>
 214 Enhanced MPUv7 API with defines for memory access attributes. </li>
 215 </ul>
 216 </td></tr>
 217 <tr>
 218 <td>V5.1.1 </td><td><ul>
 219 <li>
 220 Aligned MSPLIM and PSPLIM access functions along supported compilers. </li>
 221 </ul>
 222 </td></tr>
 223 <tr>
 224 <td>V5.1.0 </td><td><ul>
 225 <li>
 226 Added MPU Functions for ARMv8-M for Cortex-M23/M33. </li>
 227 <li>
 228 Moved __SSAT and __USAT intrinsics to CMSIS-Core. </li>
 229 <li>
 230 Aligned __REV, __REV16 and __REVSH intrinsics along supported compilers. </li>
 231 </ul>
 232 </td></tr>
 233 <tr>
 234 <td>V5.0.2 </td><td><ul>
 235 <li>
 236 Added macros <a class="el" href="group__compiler__conntrol__gr.html#gabe8693a7200e573101551d49a1772fb9">__UNALIGNED_UINT16_READ</a>, <a class="el" href="group__compiler__conntrol__gr.html#gadb9cd73446f7e11e92383cd327a23407">__UNALIGNED_UINT16_WRITE</a>. </li>
 237 <li>
 238 Added macros <a class="el" href="group__compiler__conntrol__gr.html#ga254322c344d954c9f829719a50a88e87">__UNALIGNED_UINT32_READ</a>, <a class="el" href="group__compiler__conntrol__gr.html#gabb2180285c417aa9120a360c51f64b4b">__UNALIGNED_UINT32_WRITE</a>. </li>
 239 <li>
 240 Deprecated macro <a class="el" href="group__compiler__conntrol__gr.html#ga27fd2ec6767ca1ab66d36b5cc0103268">__UNALIGNED_UINT32</a>. </li>
 241 <li>
 242 Changed <a class="el" href="group__version__control__gr.html">Version Control</a> macros to be core agnostic. </li>
 243 <li>
 244 Added <a class="el" href="group__mpu__functions.html">MPU Functions for Armv6-M/v7-M</a> for Cortex-M0+/M3/M4/M7. </li>
 245 </ul>
 246 </td></tr>
 247 <tr>
 248 <td>V5.0.1 </td><td><ul>
 249 <li>
 250 Added: macro <a class="el" href="group__compiler__conntrol__gr.html#ga4dbb70fab85207c27b581ecb6532b314">__PACKED_STRUCT</a>. </li>
 251 <li>
 252 Added: uVisor support. </li>
 253 </ul>
 254 </td></tr>
 255 <tr>
 256 <td>V5.00 </td><td><ul>
 257 <li>
 258 Added: Cortex-M23, Cortex-M33 support. </li>
 259 <li>
 260 Added: macro __SAU_PRESENT with __SAU_REGION_PRESENT. </li>
 261 <li>
 262 Replaced: macro __SAU_PRESENT with __SAU_REGION_PRESENT. </li>
 263 <li>
 264 Reworked: SAU register and functions. </li>
 265 <li>
 266 Added: macro <a class="el" href="group__compiler__conntrol__gr.html#ga0c58caa5a273e2c21924509a45f8b849">__ALIGNED</a>. </li>
 267 <li>
 268 Updated: function <a class="el" href="group__Icache__functions__m7.html#ga980ffe52af778f2535ccc52f25f9a7de">SCB_EnableICache</a>. </li>
 269 <li>
 270 Added: cmsis_compiler.h with compiler specific CMSIS macros, functions, instructions. </li>
 271 <li>
 272 Added: macro <a class="el" href="group__compiler__conntrol__gr.html#gabe8996d3d985ee1529475443cc635bf1">__PACKED</a>. </li>
 273 <li>
 274 Updated: compiler specific include files. </li>
 275 <li>
 276 Updated: core dependant include files. </li>
 277 <li>
 278 Removed: deprecated files core_cmfunc.h, core_cminstr.h, core_cmsimd.h. </li>
 279 </ul>
 280 </td></tr>
 281 <tr>
 282 <td>V5.00<br  />
 283 Beta 6 </td><td><ul>
 284 <li>
 285 Added: SCB_CFSR register bit definitions. </li>
 286 <li>
 287 Added: function <a class="el" href="group__NVIC__gr.html#ga72f102d31af0ee4aa7a6fb7a180840f3">NVIC_GetEnableIRQ</a>. </li>
 288 <li>
 289 Updated: core instruction macros <a class="el" href="group__intrinsic__CPU__gr.html#gac71fad9f0a91980fecafcb450ee0a63e">__NOP</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gaed91dfbf3d7d7b7fba8d912fcbeaad88">__WFI</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gad3efec76c3bfa2b8528ded530386c563">__WFE</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga3c34da7eb16496ae2668a5b95fa441e7">__SEV</a> for toolchain GCC. </li>
 290 </ul>
 291 </td></tr>
 292 <tr>
 293 <td>V5.00<br  />
 294 Beta 5 </td><td><ul>
 295 <li>
 296 Moved: DSP libraries from CMSIS/DSP/Lib to CMSIS/Lib. </li>
 297 <li>
 298 Added: DSP libraries build projects to CMSIS pack. </li>
 299 </ul>
 300 </td></tr>
 301 <tr>
 302 <td>V5.00<br  />
 303 Beta 4 </td><td><ul>
 304 <li>
 305 Updated: ARMv8M device files. </li>
 306 <li>
 307 Corrected: ARMv8MBL interrupts. </li>
 308 <li>
 309 Reworked: NVIC functions. </li>
 310 </ul>
 311 </td></tr>
 312 <tr>
 313 <td>V5.00<br  />
 314 Beta 2 </td><td><ul>
 315 <li>
 316 Changed: ARMv8M SAU regions to 8. </li>
 317 <li>
 318 Changed: moved function <a class="el" href="group__sau__trustzone__functions.html#ga6093bc5939ea8924fbcfdffb8f0553f1">TZ_SAU_Setup</a> to file partition_&lt;device&gt;.h. </li>
 319 <li>
 320 Changed: license under Apache-2.0. </li>
 321 <li>
 322 Added: check if macro is defined before use. </li>
 323 <li>
 324 Corrected: function <a class="el" href="group__Dcache__functions__m7.html#gafe64b44d1a61483a947e44a77a9d3287">SCB_DisableDCache</a>. </li>
 325 <li>
 326 Corrected: macros <a class="el" href="group__peripheral__gr.html#ga286e3b913dbd236c7f48ea70c8821f4e">_VAL2FLD</a>, <a class="el" href="group__peripheral__gr.html#ga139b6e261c981f014f386927ca4a8444">_FLD2VAL</a>. </li>
 327 <li>
 328 Added: NVIC function virtualization with macros <a class="el" href="group__NVIC__gr.html#gadc48b4ed09386aab48fa6b9c96d9034c">CMSIS_NVIC_VIRTUAL</a> and <a class="el" href="group__NVIC__gr.html#gad01d3aa220b50ef141b06c93888b268d">CMSIS_VECTAB_VIRTUAL</a>. </li>
 329 </ul>
 330 </td></tr>
 331 <tr>
 332 <td>V5.00<br  />
 333 Beta 1 </td><td><ul>
 334 <li>
 335 Renamed: cmsis_armcc_V6.h to cmsis_armclang.h. </li>
 336 <li>
 337 Renamed: core_*.h to lower case. </li>
 338 <li>
 339 Added: function <a class="el" href="group__fpu__functions.html#ga6bcad99ce80a0e7e4ddc6f2379081756">SCB_GetFPUType</a> to all CMSIS cores. </li>
 340 <li>
 341 Added: ARMv8-M support. </li>
 342 </ul>
 343 </td></tr>
 344 <tr>
 345 <td>V4.30 </td><td><ul>
 346 <li>
 347 Corrected: DoxyGen function parameter comments. </li>
 348 <li>
 349 Corrected: IAR toolchain: removed for <a class="el" href="group__NVIC__gr.html#ga1b47d17e90b6a03e7bd1ec6a0d549b46">NVIC_SystemReset</a> the attribute(noreturn). </li>
 350 <li>
 351 Corrected: GCC toolchain: suppressed irrelevant compiler warnings. </li>
 352 <li>
 353 Added: Support files for Arm Compiler v6 (cmsis_armcc_v6.h). </li>
 354 </ul>
 355 </td></tr>
 356 <tr>
 357 <td>V4.20 </td><td><ul>
 358 <li>
 359 Corrected: MISRA-C:2004 violations. </li>
 360 <li>
 361 Corrected: predefined macro for TI CCS Compiler. </li>
 362 <li>
 363 Corrected: function <a class="el" href="group__intrinsic__SIMD__gr.html#ga15d8899a173effb8ad8c7268da32b60e">__SHADD16</a> in arm_math.h. </li>
 364 <li>
 365 Updated: cache functions for Cortex-M7. </li>
 366 <li>
 367 Added: macros <a class="el" href="group__peripheral__gr.html#ga286e3b913dbd236c7f48ea70c8821f4e">_VAL2FLD</a>, <a class="el" href="group__peripheral__gr.html#ga139b6e261c981f014f386927ca4a8444">_FLD2VAL</a> to core_*.h. </li>
 368 <li>
 369 Updated: functions <a class="el" href="group__intrinsic__SIMD__gr.html#ga87618799672e1511e33964bc71467eb3">__QASX</a>, <a class="el" href="group__intrinsic__SIMD__gr.html#gab41eb2b17512ab01d476fc9d5bd19520">__QSAX</a>, <a class="el" href="group__intrinsic__SIMD__gr.html#gae0a649035f67627464fd80e7218c89d5">__SHASX</a>, <a class="el" href="group__intrinsic__SIMD__gr.html#gafadbd89c36b5addcf1ca10dd392db3e9">__SHSAX</a>. </li>
 370 <li>
 371 Corrected: potential bug in function <a class="el" href="group__intrinsic__SIMD__gr.html#ga15d8899a173effb8ad8c7268da32b60e">__SHADD16</a>. </li>
 372 </ul>
 373 </td></tr>
 374 <tr>
 375 <td>V4.10 </td><td><ul>
 376 <li>
 377 Corrected: MISRA-C:2004 violations. </li>
 378 <li>
 379 Corrected: intrinsic functions <a class="el" href="group__intrinsic__CPU__gr.html#gacb2a8ca6eae1ba4b31161578b720c199">__DSB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gab1c9b393641dc2d397b3408fdbe72b96">__DMB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga93c09b4709394d81977300d5f84950e5">__ISB</a>. </li>
 380 <li>
 381 Corrected: register definitions for ITCMCR register. </li>
 382 <li>
 383 Corrected: register definitions for <a class="el" href="unionCONTROL__Type.html">CONTROL_Type</a> register. </li>
 384 <li>
 385 Added: functions <a class="el" href="group__fpu__functions.html#ga6bcad99ce80a0e7e4ddc6f2379081756">SCB_GetFPUType</a>, <a class="el" href="group__Dcache__functions__m7.html#ga31c2439722ab4dbd0c67b196e3377ca7">SCB_InvalidateDCache_by_Addr</a> to core_cm7.h. </li>
 386 <li>
 387 Added: register definitions for <a class="el" href="unionAPSR__Type.html">APSR_Type</a>, <a class="el" href="unionIPSR__Type.html">IPSR_Type</a>, <a class="el" href="unionxPSR__Type.html">xPSR_Type</a> register. </li>
 388 <li>
 389 Added: <a class="el" href="group__Core__Register__gr.html#ga62fa63d39cf22df348857d5f44ab64d9">__set_BASEPRI_MAX</a> function to core_cmFunc.h. </li>
 390 <li>
 391 Added: intrinsic functions <a class="el" href="group__intrinsic__CPU__gr.html#gad6f9f297f6b91a995ee199fbc796b863">__RBIT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga90884c591ac5d73d6069334eba9d6c02">__CLZ</a> for Cortex-M0/CortexM0+. </li>
 392 </ul>
 393 </td></tr>
 394 <tr>
 395 <td>V4.00 </td><td><ul>
 396 <li>
 397 Added: Cortex-M7 support. </li>
 398 <li>
 399 Added: intrinsic functions for <a class="el" href="group__intrinsic__CPU__gr.html#gac09134f1bf9c49db07282001afcc9380">__RRX</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga9464d75db32846aa8295c3c3adfacb41">__LDRBT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gaa762b8bc5634ce38cb14d62a6b2aee32">__LDRHT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga616504f5da979ba8a073d428d6e8d5c7">__LDRT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gad41aa59c92c0a165b7f98428d3320cd5">__STRBT</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga2b5d93b8e461755b1072a03df3f1722e">__STRHT</a>, and <a class="el" href="group__intrinsic__CPU__gr.html#ga625bc4ac0b1d50de9bcd13d9f050030e">__STRT</a> </li>
 400 </ul>
 401 </td></tr>
 402 <tr>
 403 <td>V3.40 </td><td><ul>
 404 <li>
 405 Corrected: C++ include guard settings. </li>
 406 </ul>
 407 </td></tr>
 408 <tr>
 409 <td>V3.30 </td><td><ul>
 410 <li>
 411 Added: COSMIC tool chain support. </li>
 412 <li>
 413 Corrected: GCC __SMLALDX instruction intrinsic for Cortex-M4. </li>
 414 <li>
 415 Corrected: GCC __SMLALD instruction intrinsic for Cortex-M4. </li>
 416 <li>
 417 Corrected: GCC/CLang warnings. </li>
 418 </ul>
 419 </td></tr>
 420 <tr>
 421 <td>V3.20 </td><td><ul>
 422 <li>
 423 Added: <a class="el" href="group__intrinsic__CPU__gr.html#ga92f5621626711931da71eaa8bf301af7">__BKPT</a> instruction intrinsic. </li>
 424 <li>
 425 Added: <a class="el" href="group__intrinsic__SIMD__gr.html#gaea60757232f740ec6b09980eebb614ff">__SMMLA</a> instruction intrinsic for Cortex-M4. </li>
 426 <li>
 427 Corrected: <a class="el" href="group__ITM__Debug__gr.html#gaaa7c716331f74d644bf6bf25cd3392d1">ITM_SendChar</a>. </li>
 428 <li>
 429 Corrected: <a class="el" href="group__Core__Register__gr.html#ga0f98dfbd252b89d12564472dbeba9c27">__enable_irq</a>, <a class="el" href="group__Core__Register__gr.html#gaeb8e5f7564a8ea23678fe3c987b04013">__disable_irq</a> and inline assembly for GCC Compiler. </li>
 430 <li>
 431 Corrected: <a class="el" href="group__NVIC__gr.html#gab18fb9f6c5f4c70fdd73047f0f7c8395">NVIC_GetPriority</a> and VTOR_TBLOFF for Cortex-M0/M0+, SC000. </li>
 432 <li>
 433 Corrected: rework of in-line assembly functions to remove potential compiler warnings. </li>
 434 </ul>
 435 </td></tr>
 436 <tr>
 437 <td>V3.01 </td><td><ul>
 438 <li>
 439 Added support for Cortex-M0+ processor. </li>
 440 </ul>
 441 </td></tr>
 442 <tr>
 443 <td>V3.00 </td><td><ul>
 444 <li>
 445 Added support for GNU GCC ARM Embedded Compiler. </li>
 446 <li>
 447 Added function <a class="el" href="group__intrinsic__CPU__gr.html#gaf66beb577bb9d90424c3d1d7f684c024">__ROR</a>. </li>
 448 <li>
 449 Added <a class="el" href="regMap_pg.html">Register Mapping</a> for TPIU, DWT. </li>
 450 <li>
 451 Added support for <a class="el" href="device_h_pg.html#core_config_sect">SC000 and SC300 processors</a>. </li>
 452 <li>
 453 Corrected <a class="el" href="group__ITM__Debug__gr.html#gaaa7c716331f74d644bf6bf25cd3392d1">ITM_SendChar</a> function. </li>
 454 <li>
 455 Corrected the functions <a class="el" href="group__intrinsic__CPU__gr.html#gaab6482d1f59f59e2b6b7efc1af391c99">__STREXB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga0a354bdf71caa52f081a4a54e84c8d2a">__STREXH</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga335deaaa7991490e1450cb7d1e4c5197">__STREXW</a> for the GNU GCC compiler section. </li>
 456 <li>
 457 Documentation restructured. </li>
 458 </ul>
 459 </td></tr>
 460 <tr>
 461 <td>V2.10 </td><td><ul>
 462 <li>
 463 Updated documentation. </li>
 464 <li>
 465 Updated CMSIS core include files. </li>
 466 <li>
 467 Changed CMSIS/Device folder structure. </li>
 468 <li>
 469 Added support for Cortex-M0, Cortex-M4 w/o FPU to CMSIS DSP library. </li>
 470 <li>
 471 Reworked CMSIS DSP library examples. </li>
 472 </ul>
 473 </td></tr>
 474 <tr>
 475 <td>V2.00 </td><td><ul>
 476 <li>
 477 Added support for Cortex-M4 processor. </li>
 478 </ul>
 479 </td></tr>
 480 <tr>
 481 <td>V1.30 </td><td><ul>
 482 <li>
 483 Reworked Startup Concept. </li>
 484 <li>
 485 Added additional Debug Functionality. </li>
 486 <li>
 487 Changed folder structure. </li>
 488 <li>
 489 Added doxygen comments. </li>
 490 <li>
 491 Added definitions for bit. </li>
 492 </ul>
 493 </td></tr>
 494 <tr>
 495 <td>V1.01 </td><td><ul>
 496 <li>
 497 Added support for Cortex-M0 processor. </li>
 498 </ul>
 499 </td></tr>
 500 <tr>
 501 <td>V1.01 </td><td><ul>
 502 <li>
 503 Added intrinsic functions for <a class="el" href="group__intrinsic__CPU__gr.html#ga9e3ac13d8dcf4331176b624cf6234a7e">__LDREXB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga9feffc093d6f68b120d592a7a0d45a15">__LDREXH</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gabd78840a0f2464905b7cec791ebc6a4c">__LDREXW</a>, <a class="el" href="group__intrinsic__CPU__gr.html#gaab6482d1f59f59e2b6b7efc1af391c99">__STREXB</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga0a354bdf71caa52f081a4a54e84c8d2a">__STREXH</a>, <a class="el" href="group__intrinsic__CPU__gr.html#ga335deaaa7991490e1450cb7d1e4c5197">__STREXW</a>, and <a class="el" href="group__intrinsic__CPU__gr.html#ga354c5ac8870cc3dfb823367af9c4b412">__CLREX</a> </li>
 504 </ul>
 505 </td></tr>
 506 <tr>
 507 <td>V1.00 </td><td><ul>
 508 <li>
 509 Initial Release for Cortex-M3 processor. </li>
 510 </ul>
 511 </td></tr>
 512 </table>
 513 </div></div><!-- contents -->
 514 </div><!-- PageDoc -->
 515 </div><!-- doc-content -->
 516 <!-- start footer part -->
 517 <div id="nav-path" class="navpath"><!-- id is needed for treeview function! -->
 518   <ul>
 519     <li class="footer">
 520       <script type="text/javascript">
 521         <!--
 522         writeFooter.call(this);
 523         //-->
 524       </script>
 525     </li>
 526   </ul>
 527 </div>
 528 </body>
 529 </html>