CoreValidation: Added -Wpedantic to GCC compiler options.

Change-Id: I8bda8f335837706f25ed11cb596d2e9d7735ee2e

Core(M): Fixed definition of Armv8-M MPU_Type to be C99 compliant.
- Not using anonymous struct/unions.

Change-Id: I08bce08d08c684f13bd43b04ab145d9b0ba20305

Updated WiFi Driver API 1.0.0-beta

Minor change (added const to config parameter in function Activate)

Added missing ACTLR register.
corrected differences to core_cm3.

RTOS2: minor improvements in templates

CoreValidation: Aligned GNU linker scripts with templates.

Change-Id: I06f65b96dfffdb1970d5cb22e66e45721154c70a

CoreValidation: Fixed GCC tests and linker scripts.

Change-Id: Ie015f7a066f829d63ce51e7563431accf1d5314c

CoreValidation: Fixed Cortex-M0plus build config.

Change-Id: I7dc71d3ba12b2e9e1930aea62cacb7adc0758ade

CoreValidation: Fixed include path case for Cortex-A targets.

Change-Id: If088e4902e02ea896e97d6f44a6667eacd901104

CoreValidation: Fixed RAM size in GNU linker script.

Change-Id: Icb0e5c53cd02f67cf918634e36a89ae980e6f7cf

CoreValidation: Updated tests to use reworked device startup code.

Change-Id: I360d253e3659ba91ddeb5baedc0d3408015a355e

Updated WiFi Driver API 1.0.0-beta

Simplified API:
 - removed Ad-hoc mode
 - merged Configure into Activate

Device: Fixed filename case of scatter files.

Change-Id: I3b9e53dd14a558e2263cfcd29c487b011551f95a

RTOS2/RTX: Updated all examples to use C Startup variant.

Change-Id: Ie116cb90fd09da7aba723ac03752600adc6dbe96

Device: Added generic C startup for all Cortex-M family devices.

Change-Id: I6e856a2c5fce7a5d83c892c87741593243df31f3

Core(M): Adopted GCC __cmsis_startup scatter loading to be clib independent.

Change-Id: Ia8d5c52dbbd1142be10fa6ab9f87550ae5a4f8a7

Core(A): Fixed GCC __ASM macro __asm. (#593)

Change-Id: I7c093ee59133665b438aaee2a78ac7a33b615001

Devices: Moved Core(A) memory and system config files to avoid include path issues

Devices: Updated Core(A) default memory regions and MMU configurations

Core(A): Fixed __FPU_Enable function not to mess registers. (#589)
- Enhanced function to use only two temporary registers.
- Added used registers to clobber list.

Change-Id: If7c9462ed4424781e40379fbe12a5e4e3257920f

CoreValidation: Added test case for __FPU_Enable.

Change-Id: I7d478282cb0f85a348866b411ae0a3db724b4f5c

CMSIS RTOS2 Documentation: updated example for Mutex creation with user-defined allocation

Merge pull request #572 from clamar01/develop

New NEON float32 algorithms for Cortex A5 with armDS project

Updated code example as reuested in SDMDK-8496.

CMSIS Driver SAI: typo correction in comment

__NVIC_EnableIRQ compiler barriers

__NVIC_DisableIRQ and __NVIC_EnableIRQ can be used to function as a
mutex-style protection lock against a particular interrupt handler,
similar to __disable_irq and __enable_irq for all interrupts.

However, __NVIC_EnableIRQ, unlike a mutex unlock or __enable_irq, had no
compiler barriers. Being just a volatile write, in the following code
sequence:

    NVIC_DisableIRQ(devx);
    // modify some RAM accessed by devx IRQ handler
    NVIC_EnableIRQ(devx);

there would be nothing preventing the RAM accesses from moved below the
NVIC_EnableIRQ.

Add barriers to NVIC_EnableIRQ, so that the above code works the same as
a mutex or __disable_irq, without any added need to mark the shared RAM
as volatile.

Fixes issue #493

Add __COMPILER_BARRIER

Add a macro to represent a compiler optimisation barrier - memory loads
and stores can not be reordered across this barrier.

NVIC_SetVector: Add DSB to newer cores

Architecturally, a barrier is required after a vector table change
to ensure that the newly-written entry is used by an
immediately-occurring exception.

Without a barrier, the following sequences could fail:

    NVIC_SetVector(irq, irq_handler);
    NVIC_EnableIRQ(irq);

or

    NVIC_SetVector(SVCall_IRQn, svc_handler);
    __SVC(0);

A DSB at the end of `NVIC_SetVector` covers both cases.

A failure due to lack of barrier in the first case has been observed on
Cortex-M7.

For earlier Cortex-M cores, ARM Application Note 321 ("ARM Cortex-M
Programming Guide to Memory Barrier Instructions") states:

    ARM recommends that the architectural requirements are adopted.

    ... architecturally a memory barrier instruction is
    required after the vector table entry is updated, and if the
    exception is to be activated immediately.

    ...

    In the Cortex-M processors, omission of the DSB or DMB instructions
    does not cause any issue in vector entry modifications.

We take this last statement to apply to the M0, M0+, M1, M3 and M4 that
the document covers, assuming further that it applies to all revisions
beyond those listed, and also to the SC000 and SC300 (as variants of the
M0 and M3).

ARM has not published similar implementation specifications for later
cores, so a DSB is added to M7, M23, M33, M35P, and the generic ARMv8-M
variants.

Core(M): Enhanced Startup and Lowlevel init provisions.
- Added ifdef's to allow provisions to be given externally.
- Removed extern declarations for used linker symbols.
- Added provision to rename the vector table, e.g. for IAR.
- Added default data/bss init routine for GCC.

Change-Id: I093804e4f3b2f62c56f2dabc55eae88e7cac39b9

Expanded code example as requested in SDMDK-8496.

Removed CMSIS-Zone specific stylesheet and applied left-aligned images to the complete CMSIS documentation.

Fixed problem with new CSS file for CMSIS-Zone.

RTX4: updated provisions for Arm Compiler 6 when using Cortex-M0/M0+

Device: Fixed Armv8.1-MML scatter file template to use secure ram by default.

Change-Id: I325d047ccae3d05b4aa5480d8919fee5f2052348

Device: Fixed/generalized startup code for Armv8.1-MML.

Change-Id: I547b404c9398996ac4b67fb6e1469a5339fa5583

Core(M): Introduced provisions for compiler-independent C startup code.

Change-Id: Iee9b5a81dd778fb05736f9116f4b80b3a6dc55f7

Added initial CMSIS-Zone usage documentation.

Added some compiler specific intrinsics for Core A for the future

RTX5: updated revision history

RTX5: fixed osMutexRelease issue (#574 #578)
Corrected mutex list handling when thread is owning multiple mutexes.

README: Enhanced Readme with reference to Git-LFS.

Change-Id: I320dbcf9a5d422632692280db84c293d05b7c726

Added details for osThreadJoin ..
.. which causes undefined behaviour when called
simultaneously from multiple threads.

Change-Id: I0799559312647cc2a88bd1bfce300cbd8113309a

New NEON float32 algorithms for Cortex A5 (TransformFunctions excluded) with armDS project

Added documentation for creating SVC functions, as requested in SDCMSIS-886.

Minor fix-ups left from last release.

Change-Id: I094ec256b39eb3672e8b43617baca970cd0c60ae

Cortex-M7: Add SCB_InvalidateICache_by_Addr

CoreValidation: Increased model test execution timeout to 120 seconds.

Change-Id: I82ea67682d3ce93fe62cec3f23582d360e21dc92

DoxyGen: Fixed version and history of CMSIS 5.5.1 in documentation overview.

Change-Id: I2eae8b40bb71b0475c945a0e2c5c3d5c242bf282

Bump pack version after release.

Change-Id: I0e8d391390bc863e5f4f46120ef6471702cb626e

Pack: Bump version numbers and histories for release 5.5.1.

Change-Id: I529dacf93d4f2850413b5b368d5f6f539181a090

Device: Fixed GCC startup templates and versions/file dates.

Change-Id: I15109db42ac7f43ed4b27b0d6681113d16fda6a6

Core(M): Removed invalid character at beginning of the file.

Change-Id: I130eb0dc0c61e125d6c891f70a1be5c755a0c882

Enhanced change history.
- Added changes to device templates.
- Aligned psdc and doxygen histories.
- Reduced details in pdsc history.

Change-Id: I42c4889abd513c7db93465a74870db0771649880

Aligned CMSIS-DSP component version and history.

Change-Id: I8d3435101ee33351336224fe99e78f79f0d90082

Updated file versions, dates and copyright headers.

Change-Id: I2fe43d2ad56cff4347424929fd1f82eccd1cc770

FORCEINLNE and __RESTRICT documentation added
Core-A Compiler Control documentation improved

Core(M): Added ARM_MPU_ namespace to MPU-specific orderedCpy function.

Change-Id: I0b53d907f1bc8c63e55015de39b6ee9778d682a2

CMSIS WiFi Interface API: corrected minor typos in documentation

Device: Fixed device files for Armv8.1-MML

Change-Id: I2d6dff97fac04ba88dde42361178e82ab82f62fd

WiFi api definition: file doc added

Bump pack version after release.

Change-Id: Ifb9df18bfcc611a410f39711e4ed0d9f24fda0f7

Merge branch 'develop' of https://github.com/ARM-software/CMSIS_5 into develop

Custom driver selection clearified

Release preparation: Fixed release date.

Change-Id: I5b0730b6c752fbee4a6a4697ea97048bdf72fe2a

History improved

Release preparation: Aligned rev history for CMSIS Driver.

Change-Id: Ic37c090751dd567bc5efadb99e8f92227d11af0d

DoxyGen: Fixed CMSISD-Driver version in global rev history.

Change-Id: Ibd0fc6d0b9b517099920b103b83dbdc802e994b8

Release preparation: Fixed pack generation respecting changed DSP folders.

Change-Id: I362b92100dd27a24942d130e7f24f0b38eec8d14

Updated CMSIS WiFi Interface API (header and documentation)

Release preparation: Updated version histories.

Change-Id: Ia6414fae02e0e22dbdee40b14b7a16c03b50ad39

replace __ARM_PCS_VFP with __ARM_FP for AC6

Corrected CMSIS version number.
Corrected typo.

MPU4 improved, ARM_MPU_OrderedMemcpy

Typo fixes and sync with FuSa RTS changes.

Core(M): Minor typo and MISRA fixes.

Change-Id: Ib77038ce88beaf80d518ec83b7e5393420e54da2

Setting DSP Library variant as default variant.

DSP_Lib changes:
 - new version V1.5.5
 - reworked DSP library source files
     added macro ARM_MATH_LOOPUNROLL
     removed macro UNALIGNED_SUPPORT_DISABLE
     relpaced arm_bitreversal2.S with C version
     added const-correctness
     replaced SIMD pointer construct with memcpy solution
 - reworked DSP library documentation
 - moved DSP libraries to folder ./DSP/Lib
 - ARM DSP Libraries are built with ARMCLANG
 - Added DSP Libraries Source variant

aligning pack schema with specification for version 1.6.0

Improved documentation
- Clearfied usage of CMSIS_device_header
- Added information to Flash ProgramPage function
- Added 'condition' to API
- Reverted version number of CMSIS-Pack documentation (to match implementation)

added CMSIS-Driver components for custom driver implementations

Pack format 1.7.0 documented

version information updated

Core(M): Fixed ARM_MPU_Disable barriers. (#458)

Change-Id: Ia8b10728563f8591816745c9490e1598aecc1978

Core(M): Moved barriers in ARM_MPU_Enable behind the register accesses. (#458)

Change-Id: I7a2179d492f8fa38932c2836e609ce4ab909e2e1

DoxyGen: Added example code for Armv8 MPU.

Change-Id: I0ceb56bd75d8b3740418d18989da6f4996d9de51

Core(M): Renamed ARM_MPU_RLAR to ARM_MPU_RLAR_PXN for Armv8.1-M for backward compatibility.

Change-Id: I6f9b8520f137c99f9f9c9b6a7954fc1fc0a0222c

RTX5: updated documentation (corrected typos)

Added MPU for v8M, v8.1M

CoreValidation: Fixed AC5 compiler and assembler flags.

Change-Id: Ic49cf3f6ff87af66de08cc88ad843a77a23f832f

CMSIS-Driver WiFi documentation updated

Merge pull request #542 from TTornblom/develop

RTOS2: Rebuilt IAR libraries with EVR_RTX_DISABLE and DOMAIN_NS=1 for…

RTOS2: Rebuilt IAR libraries with EVR_RTX_DISABLE and DOMAIN_NS=1 for the non-secure libraries

Update README.md

Update README.md

Core(M): Added MPU RLAR PXN bit for Armv8.1-M.

Change-Id: I7661961c3ac958412a63fd2bff7a1e567d7f8f47

Core(M): Added support for generic Armv8.1-M Mainline devices.

Change-Id: I6d21e148014dc7c0c0c553ba001e654d5482baf6

CMSIS-Driver WIFI documentation improved

CoreValidation: Added test configurations for Cortex-M35P.

Change-Id: Iadf4f650e478470847272c16a9bc5714122286c8

CoreValidation: Fixed APSR test case.

Change-Id: I7d844ffb48c23f09a7cdec98feeb7946896ebe0d

CoreValidation: Fixed compiler warnings on ArmClang.

Change-Id: Iccb28f2fe2f4c36b89729f5668104d1cab7af594