Fix PMU_Type in core_m55 and core_armv81mml.

CMSIS-NN: Add int16 conv kernel support

* Adds test_arm_convolve_wrapper_s16 and test_arm_convolve_16 with
  reference implementation.
* This requires new requantization so it is based on new function,
  arm_nn_requantize_s64.
* Adds unit tests for this.

Change-Id: I730458996472d6dbb51d239bc7530dd53d21130f

CMSIS-DSP: Removed float promotion issues
Corrected some additional warnings when compiling with AC5 compiler.
Updated version numbers,

Bump pack version after release.

GitHub: Fix release workflow.

Fix README link to pre-built documentation.

Finalize release 5.8.0

Update codeql-analysis.yml

Update codeql-analysis.yml

Update codeql-analysis.yml

GitHub: Fix codeql-analysis.yml

Docker image name to use GitHub Container Repository.

Create codeql-analysis.yml

Apply code analysis using CodeQL as a GHAction.

GitHub: Fix release workflow.

Doxygen: Fix warnings.
- File include to use forward slashes
- Remove unsupported Doxygen settings

Add CMSIS-DAP 2.1.0 to PDSC changelog.

GitHub: Allow manual develop docs update.

GitHub: Separate action into two yaml files.

GitHub: Add action to build/publish documentation on release.

Update revision history for release.

Doxygen: Update toolchain versions used for verification.

CMSIS-Core(M): Fix conflict for ArmClang with arm_compat.h (#1211)

The arm_compat.h defines the ArmCC compatibility functions
__enable_irq and __disable_irq. These are (re)defined in
CMSIS which cause a clash if both are used at a time.

CMSIS-Driver: update SAI documentation (fix typo)

Device: Cleanup IRQ names to follow known standard.

DoxyGen: Update used compilers for RTX5 development.

CMSIS-NN: Remove unused Examples folder

The pre-TFLu examples are removed.

Change-Id: I057350c0da241af2a85b086d73de0ee35a6d1f14

CMSIS-Core(M): added instruction barrier (ISB) to set_CONTROL functions.

CMSIS-Core(M): added instruction barrier (ISB) to set_CONTROL functions (IAR).

Similar changes as PR 1203 but for IAR.

Signed-off-by: TTornblom <thomas.tornblom@iar.com>

Rebrand CMSIS to Common Microcontroller Software Interface Standard.

Doxygen: Fix support statement for SIMD instructions.

SIMD is not only supported on M4/M7 (Armv7E-M) but also on
Armv8-MML and Armv8.1-M.

CMSIS-Core(M): incorrect use of SCB_SHCSR_MEMFAULTACT_Pos in MMFSR defines (#1172)

CMSIS-Core(M): ARM assembler startup for ARMv8-M cores.
- changed to GAS assembler (support for scatter file, stacksealing).
- increased major version number.

CMSIS-Core(M): GCC assembler startup
- corrected error in ARMv6-M cores.
- aligned startup.

RTX5: fix mutex priority inversion (#1202)

Updating all component and file versions.

DoxyGen: typo corrections in Core

CMSIS RTOS2: minor typo corrections in documentation

RTX5: update projects for building libraries

- update projects for Arm, GCC and IAR libraries
- add library configuration file (RTX_Config.h)
- use renamed IRQ modules
- update MISRA configuration (project for Arm)

RTX5: use armclang (GNU syntax) for assembler with Arm Compiler 6

RTX5: fix Message Queue Data allocation size when using object specific memory allocation

RTX5: update osKernelResume handling (processing past sleep ticks)

RTX5: fix osThreadJoin (when terminating thread which is waiting to be joined)

RTX5: fix osDelay/osDelayUntil error handling (#454)

RTX5: fix Round-Robin (#228, #1000)

Round-Robin timeout value is not reset any more when switching to higher priority threads.

RTX5: update configuration (Event Recorder)

Event Recorder filter setup can be enabled or disabled per group.

RTX5: enhance stack overrun checking

RTX5: rename error code for stack overflow

RTX5: add KernelErrorNotify event (osRtxErrorNotify)

RTX5: reorganize Armv8-M IRQ modules for IAR

RTX5: optimize IRQ modules for Armv8-M

RTX5: rename IRQ modules to match architecture (#943)

irq_cm0.S  -> irq_armv6m.S
irq_cm3.S  -> irq_armv7m.S
irq_cm4f.S -> irq_armv7m.S
irq_ca.S   -> irq_armv7a.S

RTOS2: corrected OS Tick SysTick implementation (OS_Tick_GetOverflow)

RTOS2: OS Tick API 1.0.2 - add extern "C" (#824)

CMSIS RTOS2: minor corrections and improvements in documentation

New pack gen bash script.
- Add scripts to fetch pre-built libs from Artifactory.
- Add pack build stage to Jenkinsfile.

CMSIS-Core: aligned __disable_irq, __disable_fault_irq between supported compilers (#1187)
 - reworked compiler header files
 - corrected CoreValidation tests

Clarified the usage of WiFi and network component

Update develop documentation on gh-pages using gh-action.
- Add gh-action workflows.
- Remove old build batches as they are not platform
  independent.
- Add new build bash script.
- Fix all dxy files to use quotes around project name.
- Move footer text (timestamp) into single js file so that
  regenerating documentation doesn't affect unchanged html
  files.

RTX5: update release notes (OS Initialization for IAR)

DSP: Removing deprecated library variant.

RTX5: CVE-2021-27431 vulnerability mitigation

Reported vulnerability:
integer wrap-around in osRtxMemoryAlloc function (parameter 'size')

osRtxMemoryAlloc is an internal RTX function and is not intended to be
called directly by the user. It is also not exposed as public API.

Internal usage of osRtxMemoryAlloc ensures that ‘size’ is never
a large value (>=0xFFFFFFF8U) that would lead to wrap-around.

Docker: Add dockerfile for Linux build environment.
- Dockerfile with getDependencies.sh
- Pipeline stages for Docker lint, build and promote

[CMSIS Core] Added CM55 Power Mode Control Registers definition

CoreValidation: Fix Arm Compiler 6 linker warnings.

The compiler issues warning about unsupported (deprecated)
target architectures when called with specific -march.

CMSIS-Driver: minor update in SPI documentation

CoreValidation: Set filemode +x to build.py

CMSIS-NN : Update history in pdsc file

History is updated to show that SVDF is
optimized for Helium tech as well.

CoreValidation: Fix Cortex-A builds.
- Add missing scatter file for Arm Compiler 6
- Add map file generation with Arm Compiler 5
- Remove filter from build.py
- Fix main.c handler function definitions

CMSIS-NN : MVE support for SVDF

1. MVE specific optimization added for SVDF
2. NULL bias support is added for SVDF

Change-Id: I71f14455c4aecc518eaf809df0c2ddb99fb95119

CMSIS-Core(M): Fix cache maintenance functions.

The addr argument needs to accept volatile void* in order
to be generic. In fact it doesn't affect the function
behavior which actual data type is used as only the
address of the data is required.

Build: Update IAR support for 5.8.0

Added stack sealing support to header and assembly startup files
for cm23, cm33, cm35p. The link script support for this will be
provided in an updated IAR CMSIS-Manager, once that has been
released.

Signed-off-by: TTornblom <thomas.tornblom@iar.com>

Build: Update IAR support for 5.8.0

Added stack sealing support to assembly startup files for
cm23, cm33, cm35p. The link script support for this will be
provided in an updated IAR CMSIS-Manager, once that has been
released.

Signed-off-by: TTornblom <thomas.tornblom@iar.com>

CoreValidation:
 -removed warning for Cortex-A devices.
 - reworked test settings.

CMSIS-NN : Update weight offset as zero in FC

Fully Connected implementation is updated to reflect
zero weight offset as per int8 spec.

MVE version and non-DSP extension versions are updated

Change-Id: Ia7d96d596169abd016d1e2d2a0eb5491b6dd28ed

CMSIS-Core: update function description for __enable[_fault]_irq, __disable[_fault]_irq (#1150).

CoreValidation: Changes affect GCC toolchain for Cortex-A devices.

CoreValidation: reworked rtebuild files.

CMSIS-Core : Add support for __SXTAB16_RORn

Targetted optimization for GCC when  __SXTAB
is used with __ROR.

Updated description for __SXTB16_RORn

Change-Id: I7fbb9afb0a2d5a2f2b239d27af7177a1607ac9a1

Fix review comment: Update description

CMSIS-NN: Update revision number & support info

1. Revision hisory is updated to reflect the interface change
2. Support link is added

Change-Id: I0fae3c9921b9d8cd646bb8b79daf371fc0318c95

CMSIS-DSP: Added scalar f32 quaternion functions.
Some correction for RFFT Fast f32 in Python wrapper

CMSIS Documentation: Updated CMSIS-Core(M) documentation and device template files.

CoreValidation: Updat build config and script.
- Add new build.py using python-matrix-builder module.
- Rename model configs to reflect build target.
- Add Cortex-M55 build targets.
- Clang/GCC use compiler features instead of -mfpu explicitly
- Remove disregarded flags

DoxyGen: remind users to enable trace before using PMU

Add some notes to remind users to enable trace via:
CoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;
before using PMU.

This is originally mentioned in
'Application Note
Armv8.1-M Performance Monitoring User Guide'

Made sure the reader understands that ARM_MPU_OrderedMemcpy is used by ARM_MPU_Load/ARM_MPU_LoadEx.

Updated descriptions for ARM_MPU_OrderedMemcpy to point to ARM_MPU_Load and ARM_MPU_LoadEx.

Updated v7-M and v8-M examples:

- void main > int main
- MPU_RASR > ARM_MPU_RASR
- Memcopy > memcpy
- Mention MPU alias registers in memcpy function description.

CoreValidation: added ARM v8.1-M predefined macros to the tests.

CMSIS-Core(M): Armv8-M Secure Stack Sealing enhancement.

CoreValidation: Fixed AC5 scatter file problem.

CMSIS Documentation: Fixed image file name reference.

CoreValidation: added ARMv8-M Stacksealing, added GCC V10.2.1 support, removed GCC warnings

Core(M): Fixed minor compiler warnings, removed trailing whitespace.

CMSIS-NN: Update revision history

1. ARM.CMSIS.pdsc file updated with recent file changes
2. Updated revision history and version number
3. arm_nnfunctions.h file is clang formatted

Change-Id: I378656d62b371759910b38b28ed68c0012a384c5

CMSIS-Core(M): Armv8-M Secure Stack Sealing
- resolved review comments.
- added additional macros to tool header file.

CMSIS-Core(M): Armv8-M Secure Stack Sealing
 - updated gcc, armclang CMSIS header files.
 - updated ARM, GCC startup files and linker description / scatter files.
 - renamed armclang assembler files to '.S'.
 - configured C-Startup as default.

Updated links to architecture and processor documentation.

Added note about RTX not disabling IRQs.

corrected comments

replace SCB_CACR_ECCEN with SCB_CACR_ECCDIS in core_cm7.h (#1032)

Updated general CMSIS introduction.

CMSIS-Core: Fix for correct use of asm keyword

asm keyword is replaced by compiler specific  __ASM define
for __SXTB16_RORn()