RTX5: CVE-2021-27431 vulnerability mitigation

Reported vulnerability:
integer wrap-around in osRtxMemoryAlloc function (parameter 'size')

osRtxMemoryAlloc is an internal RTX function and is not intended to be
called directly by the user. It is also not exposed as public API.

Internal usage of osRtxMemoryAlloc ensures that ‘size’ is never
a large value (>=0xFFFFFFF8U) that would lead to wrap-around.

Docker: Add dockerfile for Linux build environment.
- Dockerfile with getDependencies.sh
- Pipeline stages for Docker lint, build and promote

[CMSIS Core] Added CM55 Power Mode Control Registers definition

CoreValidation: Fix Arm Compiler 6 linker warnings.

The compiler issues warning about unsupported (deprecated)
target architectures when called with specific -march.

CMSIS-Driver: minor update in SPI documentation

CoreValidation: Set filemode +x to build.py

CMSIS-NN : Update history in pdsc file

History is updated to show that SVDF is
optimized for Helium tech as well.

CoreValidation: Fix Cortex-A builds.
- Add missing scatter file for Arm Compiler 6
- Add map file generation with Arm Compiler 5
- Remove filter from build.py
- Fix main.c handler function definitions

CMSIS-NN : MVE support for SVDF

1. MVE specific optimization added for SVDF
2. NULL bias support is added for SVDF

Change-Id: I71f14455c4aecc518eaf809df0c2ddb99fb95119

CMSIS-Core(M): Fix cache maintenance functions.

The addr argument needs to accept volatile void* in order
to be generic. In fact it doesn't affect the function
behavior which actual data type is used as only the
address of the data is required.

Build: Update IAR support for 5.8.0

Added stack sealing support to header and assembly startup files
for cm23, cm33, cm35p. The link script support for this will be
provided in an updated IAR CMSIS-Manager, once that has been
released.

Signed-off-by: TTornblom <thomas.tornblom@iar.com>

Build: Update IAR support for 5.8.0

Added stack sealing support to assembly startup files for
cm23, cm33, cm35p. The link script support for this will be
provided in an updated IAR CMSIS-Manager, once that has been
released.

Signed-off-by: TTornblom <thomas.tornblom@iar.com>

CoreValidation:
 -removed warning for Cortex-A devices.
 - reworked test settings.

CMSIS-NN : Update weight offset as zero in FC

Fully Connected implementation is updated to reflect
zero weight offset as per int8 spec.

MVE version and non-DSP extension versions are updated

Change-Id: Ia7d96d596169abd016d1e2d2a0eb5491b6dd28ed

CMSIS-Core: update function description for __enable[_fault]_irq, __disable[_fault]_irq (#1150).

CoreValidation: Changes affect GCC toolchain for Cortex-A devices.

CoreValidation: reworked rtebuild files.

CMSIS-Core : Add support for __SXTAB16_RORn

Targetted optimization for GCC when  __SXTAB
is used with __ROR.

Updated description for __SXTB16_RORn

Change-Id: I7fbb9afb0a2d5a2f2b239d27af7177a1607ac9a1

Fix review comment: Update description

CMSIS-NN: Update revision number & support info

1. Revision hisory is updated to reflect the interface change
2. Support link is added

Change-Id: I0fae3c9921b9d8cd646bb8b79daf371fc0318c95

CMSIS-DSP: Added scalar f32 quaternion functions.
Some correction for RFFT Fast f32 in Python wrapper

CMSIS Documentation: Updated CMSIS-Core(M) documentation and device template files.

CoreValidation: Updat build config and script.
- Add new build.py using python-matrix-builder module.
- Rename model configs to reflect build target.
- Add Cortex-M55 build targets.
- Clang/GCC use compiler features instead of -mfpu explicitly
- Remove disregarded flags

DoxyGen: remind users to enable trace before using PMU

Add some notes to remind users to enable trace via:
CoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;
before using PMU.

This is originally mentioned in
'Application Note
Armv8.1-M Performance Monitoring User Guide'

Made sure the reader understands that ARM_MPU_OrderedMemcpy is used by ARM_MPU_Load/ARM_MPU_LoadEx.

Updated descriptions for ARM_MPU_OrderedMemcpy to point to ARM_MPU_Load and ARM_MPU_LoadEx.

Updated v7-M and v8-M examples:

- void main > int main
- MPU_RASR > ARM_MPU_RASR
- Memcopy > memcpy
- Mention MPU alias registers in memcpy function description.

CoreValidation: added ARM v8.1-M predefined macros to the tests.

CMSIS-Core(M): Armv8-M Secure Stack Sealing enhancement.

CoreValidation: Fixed AC5 scatter file problem.

CMSIS Documentation: Fixed image file name reference.

CoreValidation: added ARMv8-M Stacksealing, added GCC V10.2.1 support, removed GCC warnings

Core(M): Fixed minor compiler warnings, removed trailing whitespace.

CMSIS-NN: Update revision history

1. ARM.CMSIS.pdsc file updated with recent file changes
2. Updated revision history and version number
3. arm_nnfunctions.h file is clang formatted

Change-Id: I378656d62b371759910b38b28ed68c0012a384c5

CMSIS-Core(M): Armv8-M Secure Stack Sealing
- resolved review comments.
- added additional macros to tool header file.

CMSIS-Core(M): Armv8-M Secure Stack Sealing
 - updated gcc, armclang CMSIS header files.
 - updated ARM, GCC startup files and linker description / scatter files.
 - renamed armclang assembler files to '.S'.
 - configured C-Startup as default.

Updated links to architecture and processor documentation.

Added note about RTX not disabling IRQs.

corrected comments

replace SCB_CACR_ECCEN with SCB_CACR_ECCDIS in core_cm7.h (#1032)

Updated general CMSIS introduction.

CMSIS-Core: Fix for correct use of asm keyword

asm keyword is replaced by compiler specific  __ASM define
for __SXTB16_RORn()

fix bug in documentation

there was fault for `uint32_t NVIC_GetEnableIRQ(IRQn_Type IRQn)` function documentation that fixed.

Aligned GCC linker description and assembler startup with C startup.

Core(M): Fixing implementation of __SXTB16_RORn. #996

The new implementation automatically falls back to a manual
combination of __SXTB16 and __ROR if the value for rotate
is not a compile time constant of 8, 16 or 24.

Added notes about round-robin scheduling.

CoreValidation: Removed execution timeouts for fast models.

CMSIS RTOS2: typo correction in documentation (osDelay/osDelayUntil)

corrected documentation of __SHASX (issue #989)

Added missing register BPIALL to SCB_Type structure.

CMSIS-DSP: f16 versions of classical ML functions

CMSIS-DSP: Added f16 versions of the distance functions

CMSIS-DSP: Added additional f16 statistics functions
and the required f16 fast math functions.

CMSIS-DSP: Added f16 support functions

CMSIS-DSP: Added f16 versions of statistics functions.

CMSIS-DSP: Added f16 versions of linear and bilinear interpolations

CMSIS-DSP: Added f16 matrix functions

CMSIS-DSP: Added arm_fir_f16
Improved f16 comlex dot product
Correction to compile flags to FFT tables for MVE version.

CMSIS-DSP: Added complex math f16

Core: Remove useless test

CMSIS-DSP: Hook up __PKHBT intrinsic for GCC

GCC doesn't seem to know when to issue PKHBT instructions
by itself, so hook up the intrinsic.

Of note, this was hooked up on CMSIS4.

Change-Id: Ia42e2a6ed10e66d3ef902304558b879b8fd93983

CMSIS-DSP:  Re-organization of arm_math.h
arm_math.h splitted into several headers.
Interpolation functions moved from arm_math.h to a separate folder.

CoreValidation: Fixed Cortex-A config
- Linker script
- Model config

Change-Id: Iabab49e5a55f87172fa036cf753aefeb398dca27

Core(M): #undef IAR standard definition of __WEAK

The IAR standard definition of __WEAK is incompatible with the
normal CMSIS definition. This fix #undef:s this definition

Change-Id: Ie4397cbf7e58faa8258425a532e01de7d31cbeae
Signed-off-by: TTornblom <thomas.tornblom@iar.com>

RTOS2: fixed osMessageQueueGetMsgSize brief description

fixed typo in MPU->RASR register name

fixed typo in MPU->RASR register name

RTOS2: typo correction in cmsis_os2.h

VIO: minor typo corrections in the documentation

CMSIS-DSP: Improvements to the float16 support for building.

Changed ARM_PMU_Get_EVCNTR() function to mask top 16 bits of result so it's guaranteed to work across any Armv8.1-M implementation (not just Cortex-M55)
Fixed macro four definitions in core_cm55.h and core_armv81mml.h:
- PMU_EVCNTR_CNT_Msk
- PMU_EVTYPER_EVENTTOCNT_Msk
- PMU_TYPE_NUM_CNTS_Msk
- PMU_TYPE_SIZE_CNTS_Msk
Added macro definitions for the PMU Authentication Status Register.
Changed the dates at the top of each file.

Core(M): Fix AHBSCR register definition typo

Change-Id: If95cb7681d69cf59a3ebb6e391602fdd74802b11

DoxyGen: Fixed broken links
- Link from General to PACK.xsd
- Link from General to CPRJ.xsd
- Link to Realtek
- Enhanced pack-lint config to reduce broken link warnings.

Change-Id: Ie1a597a26bb9ac79511a976ea7a9467181be108a

Pack: Bumped version to 5.7.1-dev0 after release.
Purged pre-built library binaries from repo.

Change-Id: I6f3fb1db0a2936afde3e67582e96018063cb8ef4

CoreValidation: Fixed L1Cache tests on Cortex-A\nFunction not completely renamed while adding Cortex-M cache tests.

Change-Id: I94f7b1cfe26600461741a69bff85e2d4e7693940

Pack: Bump version to 5.7.0-rc2
- Updated CMSIS-DSP Libraries for IAR Compiler

Change-Id: I29e8a8fdf8e2a1ecebd9298225b6b5f66ffc7c05

CoreValidation: Added test cases for Cortex-M cache functions.

Change-Id: I265838b82da49dbc80972e90c07ca6b815d32398

Pack: Fixed typo "familiy".
- PDSC version history for 5.6.0
- Core(M) Using page

Change-Id: Ibd70a83c947afa277b90361b06b9c67e2f35f73e

Pack: Version bump to 5.7.0-rc1
- Fix to CMSIS-NN
- Update CMSIS-DSP Library variant

Change-Id: I2d12a4eb52823f314ec4d832fef3dee9c751f539

Doxygen: Minor fix-ups to documentation
- Fixed verified compiler versions stated in CMSIS-Core(M)
  and -Core(A) documentation.
- Added more details to history of Core(M)
- Aligned naming for links to component histories,
  i.e. use short name without CMSIS- prefix.

Change-Id: Iaf1365f1f40bd8b29d277b306d2dd84b54e10fe0

CMSIS-Driver: minor update in SPI documentation

CMSIS-DSP: Update to pdsc so that CMSIS-DSP source is becoming default variant.
Update to version number of CMSIS-DSP binary variant since it has not been updated.

Core(A): Fixed file and component versions.

Change-Id: I079f1423436e90209e7c1cb5d408ca44f724c0cf

Pack: Reduced all 5.7.0-devN dev-drop release notes into final 5.7.0-rc0.

Change-Id: I21f01bb6bb0dcedca9c8e0a2ccc4a65037501adb

Pack: Fixed version histories.
- Aligned CMSIS-Build to version 0.9.0 (beta)
- Aligned CMSIS-Driver/VIO to version 0.1.0
- Enhanced linter config
  - Added checks for CMSIS-Build
  - Checking version and history of PACK.xsd

Change-Id: I0d74d479c12e731d2aecf3bb0fb08d248a5ee314

Pack: Updated pack generation after moving Linux utilities.
- Added remark to PDSC changelog.

Change-Id: I18b6a9d189c7d11240d4ca28027bf7ac7dc1e3a8

Utilities: PackChk 1.3.89 for Win32

Change-Id: I31b4a1f7c94a6d49781b8ad6875d08a66232d724

Update Ref_PMU8.txt

Added PMU usage example

CMSIS Device: - Reworked ARMCM* C-StartUp files.

CMSIS-Driver: minor update of all driver templates

Merge branch 'develop' of https://github.com/ARM-software/CMSIS_5 into develop

CMSIS-Driver: minor update of the USB Host driver template

CMSIS-Driver: minor updates in templates (added driver index)

CMSIS-Driver: minor update in SPI documentation

CMSIS-Driver: minor enhancements in headers (added helper macros for driver name with index)

Added naming convention for CMSIS-Driver access structs

Examples: Fixed IAR examples to use case sensitive board vendor="IAR".

Change-Id: Iffd36347eb4847fab80a7b37320e4e9cb5157552

Merge branch 'develop' of github.com:ARM-software/CMSIS_5 into develop

doxygen warning fixed

Pack: Fixed version for Cortex-M55 Startup component.
- Set all versions to 1.0.0 as its the initial release.
- Fixed all projects to refer to proper pack/component versions.

Change-Id: I4dc8429ae77e7647573ce93be0de708a8d6675f6