begriffs open source - freertos/blob - portable/GCC/MicroBlaze/portasm.s

   1 /*\r
   2  * FreeRTOS Kernel <DEVELOPMENT BRANCH>\r
   3  * Copyright (C) 2021 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * SPDX-License-Identifier: MIT
   6  *
   7  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   8  * this software and associated documentation files (the "Software"), to deal in\r
   9  * the Software without restriction, including without limitation the rights to\r
  10  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
  11  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  12  * subject to the following conditions:\r
  13  *\r
  14  * The above copyright notice and this permission notice shall be included in all\r
  15  * copies or substantial portions of the Software.\r
  16  *\r
  17  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  18  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  19  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  20  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  21  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  22  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  23  *\r
  24  * https://www.FreeRTOS.org\r
  25  * https://github.com/FreeRTOS\r
  26  *\r
  27  */\r
  28         .extern pxCurrentTCB\r
  29         .extern vTaskISRHandler\r
  30         .extern vTaskSwitchContext\r
  31         .extern uxCriticalNesting\r
  32         .extern pulISRStack\r
  33 \r
  34         .global __FreeRTOS_interrupt_handler\r
  35         .global VPortYieldASM\r
  36         .global vStartFirstTask\r
  37 \r
  38 \r
  39 .macro portSAVE_CONTEXT\r
  40         /* Make room for the context on the stack. */\r
  41         addik r1, r1, -132\r
  42         /* Save r31 so it can then be used. */\r
  43         swi r31, r1, 4\r
  44         /* Copy the msr into r31 - this is stacked later. */\r
  45         mfs r31, rmsr\r
  46         /* Stack general registers. */\r
  47         swi r30, r1, 12\r
  48         swi r29, r1, 16\r
  49         swi r28, r1, 20\r
  50         swi r27, r1, 24\r
  51         swi r26, r1, 28\r
  52         swi r25, r1, 32\r
  53         swi r24, r1, 36\r
  54         swi r23, r1, 40\r
  55         swi r22, r1, 44\r
  56         swi r21, r1, 48\r
  57         swi r20, r1, 52\r
  58         swi r19, r1, 56\r
  59         swi r18, r1, 60\r
  60         swi r17, r1, 64\r
  61         swi r16, r1, 68\r
  62         swi r15, r1, 72\r
  63         swi r13, r1, 80\r
  64         swi r12, r1, 84\r
  65         swi r11, r1, 88\r
  66         swi r10, r1, 92\r
  67         swi r9, r1, 96\r
  68         swi r8, r1, 100\r
  69         swi r7, r1, 104\r
  70         swi r6, r1, 108\r
  71         swi r5, r1, 112\r
  72         swi r4, r1, 116\r
  73         swi r3, r1, 120\r
  74         swi r2, r1, 124\r
  75         /* Stack the critical section nesting value. */\r
  76         lwi r3, r0, uxCriticalNesting\r
  77         swi r3, r1, 128\r
  78         /* Save the top of stack value to the TCB. */\r
  79         lwi r3, r0, pxCurrentTCB\r
  80         sw      r1, r0, r3\r
  81         \r
  82         .endm\r
  83 \r
  84 .macro portRESTORE_CONTEXT\r
  85         /* Load the top of stack value from the TCB. */\r
  86         lwi r3, r0, pxCurrentTCB\r
  87         lw      r1, r0, r3      \r
  88         /* Restore the general registers. */\r
  89         lwi r31, r1, 4          \r
  90         lwi r30, r1, 12         \r
  91         lwi r29, r1, 16 \r
  92         lwi r28, r1, 20 \r
  93         lwi r27, r1, 24 \r
  94         lwi r26, r1, 28 \r
  95         lwi r25, r1, 32 \r
  96         lwi r24, r1, 36 \r
  97         lwi r23, r1, 40 \r
  98         lwi r22, r1, 44 \r
  99         lwi r21, r1, 48 \r
 100         lwi r20, r1, 52 \r
 101         lwi r19, r1, 56 \r
 102         lwi r18, r1, 60 \r
 103         lwi r17, r1, 64 \r
 104         lwi r16, r1, 68 \r
 105         lwi r15, r1, 72 \r
 106         lwi r14, r1, 76 \r
 107         lwi r13, r1, 80 \r
 108         lwi r12, r1, 84 \r
 109         lwi r11, r1, 88 \r
 110         lwi r10, r1, 92 \r
 111         lwi r9, r1, 96  \r
 112         lwi r8, r1, 100 \r
 113         lwi r7, r1, 104\r
 114         lwi r6, r1, 108\r
 115         lwi r5, r1, 112\r
 116         lwi r4, r1, 116\r
 117         lwi r2, r1, 124\r
 118 \r
 119         /* Load the critical nesting value. */\r
 120         lwi r3, r1, 128\r
 121         swi r3, r0, uxCriticalNesting\r
 122 \r
 123         /* Obtain the MSR value from the stack. */\r
 124         lwi r3, r1, 8\r
 125 \r
 126         /* Are interrupts enabled in the MSR?  If so return using an return from \r
 127         interrupt instruction to ensure interrupts are enabled only once the task\r
 128         is running again. */\r
 129         andi r3, r3, 2\r
 130         beqid r3, 36\r
 131         or r0, r0, r0\r
 132 \r
 133         /* Reload the rmsr from the stack, clear the enable interrupt bit in the\r
 134         value before saving back to rmsr register, then return enabling interrupts\r
 135         as we return. */\r
 136         lwi r3, r1, 8\r
 137         andi r3, r3, ~2\r
 138         mts rmsr, r3\r
 139         lwi r3, r1, 120\r
 140         addik r1, r1, 132\r
 141         rtid r14, 0\r
 142         or r0, r0, r0\r
 143 \r
 144         /* Reload the rmsr from the stack, place it in the rmsr register, and\r
 145         return without enabling interrupts. */\r
 146         lwi r3, r1, 8\r
 147         mts rmsr, r3\r
 148         lwi r3, r1, 120\r
 149         addik r1, r1, 132\r
 150         rtsd r14, 0\r
 151         or r0, r0, r0\r
 152 \r
 153         .endm\r
 154 \r
 155         .text\r
 156         .align  2\r
 157 \r
 158 \r
 159 __FreeRTOS_interrupt_handler:\r
 160         portSAVE_CONTEXT\r
 161         /* Entered via an interrupt so interrupts must be enabled in msr. */\r
 162         ori r31, r31, 2\r
 163         /* Stack msr. */\r
 164         swi r31, r1, 8\r
 165         /* Stack the return address.  As we entered via an interrupt we do\r
 166         not need to modify the return address prior to stacking. */\r
 167         swi r14, r1, 76\r
 168         /* Now switch to use the ISR stack. */\r
 169         lwi r3, r0, pulISRStack\r
 170         add r1, r3, r0\r
 171         bralid r15, vTaskISRHandler\r
 172         or r0, r0, r0\r
 173         portRESTORE_CONTEXT\r
 174 \r
 175 \r
 176 VPortYieldASM:\r
 177         portSAVE_CONTEXT\r
 178         /* Stack msr. */\r
 179         swi r31, r1, 8\r
 180         /* Modify the return address so we return to the instruction after the\r
 181         exception. */\r
 182         addi r14, r14, 8\r
 183         swi r14, r1, 76\r
 184         /* Now switch to use the ISR stack. */\r
 185         lwi r3, r0, pulISRStack\r
 186         add r1, r3, r0\r
 187         bralid r15, vTaskSwitchContext\r
 188         or r0, r0, r0\r
 189         portRESTORE_CONTEXT\r
 190 \r
 191 vStartFirstTask:\r
 192         portRESTORE_CONTEXT\r
 193         \r
 194         \r
 195 \r
 196 \r
 197 \r
 198 \r