Correct bit field width in EWIC Event Number ID Reg and TCM Error Bank Reg (#1622)

* Correct bit field width in EWIC Event Number ID Register and TCM Error Bank Registers

EWIC_NUMID: NUMEVENT is 16-bit in the TRM.
TEBR0/TEBR1: BANK filed is 3-bit in the TRM.
Revision updated.

* Update date

Update date to 19-April-2023

Correct typo in TrustZone condition (pack description)

RTX5: Update pack description (new versions)

Correct typo in comment MPU Sample Register

Change "Sanple" to "Sample"

Core(M): Add Cortex-M55/M85 PMU events

RTOS2: Allow osKernelRestoreLock to be called from Faults

RTOS2: Enable further documentation for Process Isolation

RTX5: Add support for Process Isolation (Functional Safety)

Based on CMSIS-RTOS2 API 2.2.0:
 - MPU Protected Zones
 - Safety Classes
 - Thread Watchdogs

Additional safety features:
 - Object Pointer checking
 - SVC Function Pointer checking

Core(M): Add Cortex-M55/M85 EWIC register

Relates to ARM-software/CMSIS_5#1618.

RTOS2: Update documentation for OS Tick

RTOS2: Functions osXxxGetName allowed to be called from Interrupt Service Routines

RTOS2: Extended API with Process Isolation (Functional Safety)

Updating docs (#1619)

Co-authored-by: Miłosz Plichta <milosz.plichta@arm.com>

Core(M): Enable support for TI Arm Clang Compiler (tiarmclang)

- Add new cmsis_tiarmclang.h and modified existing Core header files
- Add linker command files (linker scripts) to supported CoreValidation targets
- Adjust CoreValidation avoid compiler removal of empty "delay loops"

Adding MPU macros and improving docs (#1617)

* Adding MPU macros and improving docs

* Edited the comments as per Edmund's comments

* Updating the version and date

---------

Co-authored-by: Miłosz Plichta <milosz.plichta@arm.com>

Core(M): Update CoreValidation
use CMSIS-Toolbox V1.5.0

Core(M): Update CoreValidation
use CMSIS-Toolbox V1.5.0

Core(M): Update CoreValidation
Fix used image filename

Core(M): Fix endless loop issue with non-optimized IAR builds

This is an IAR fix for the problem described in
https://github.com/ARM-software/CMSIS_5/issues/620

IAR builds can not align the stack to the cache line size and
thus the invalidation is done in separate steps for the three
variables.

Fix validated on STM32H7 HW.

Signed-off-by: Thomas Törnblom <thomas.tornblom@iar.com>
Co-authored-by: Jonatan Antoni <jonatan.antoni@arm.com>

Core A: cache: instr mva

As documented by ARM at:
    https://developer.arm.com/documentation/ddi0301/h/Babhejba

Co-authored-by: Théophile Ranquet <tranquet@sequans.com>
Co-authored-by: Jonatan Antoni <jonatan.antoni@arm.com>

Core(M): Capitalize ETM register definition macros (#1604).

Co-authored-by: Martin Günther <martin.guenther@arm.com>

Core(A): Fix inverted parameters in MMU_GetSectionDescriptor() and MMU_GetPageDescriptor()

Enhance scatter files with noinit section.

Core(M): Update CoreValidation
Fix scatter files after adding __NO_INIT

Core(M): Fix GCC missing defines

RTX5: Add Thread Entry wrapper to be compatible with GDB stack unwind (#1559)

RTOS2/RTX5: Update SysTick implementation for OS Tick (initial count value)

RTX5: Add de-allocation of Arm C library thread data (libspace) when thread is terminated

Add new compiler macros:
- __NO_INIT to force symbol into uninitialized memory
- __ALIAS to create symbol alias

Address unsupported nested external declaration #617

Enhance CoreValidation

- Rework README.md
- Add IAR Compiler configurations

Doxygen: Fix virtual timer tutorial

Describe osTimerAttr_t instead of osThreadAttr_t.

Purging CMSIS-NN after relocation to

https://github.com/ARM-software/CMSIS-NN

CMSIS-DAP: Update version and revision history

CMSIS-Core(A): GIC_SetConfiguration safety #1588

Added macros with bit definitions for Pos/Msk for GICDistributor and GICInterface (#1589)

peripheral access structure for Cortex-A

Harmonize compiler settings for Cortex-M and Cortex-A

Both versions are better comparable now.
This brings no functional change

CMSIS-Core(M): updated documentation.
 - Added missing SecureFault to the list of exceptions in __getIPSR() description.

CoreValidation: Checkout the PR, not develop branch

CoreValidation workflow should checkout PR code.

Two-tier approach to overcome GitHub permission restriction

Using a two-tier approach to overcome GitHub permission restriction
on pull requested-based runs.

The caller-corevalidation.yml is triggered by PRs (with limited
permission if forked), it collects PR number to be passed to the
called corevalidation.yml (this run has  full permissions, e.g.
to assume-role and consume secrets).

The corevalidation workflow will feedback on its status to the PR
with a "CoreValidation" check name.

Caveat: The corevalidation.yml code is, by GH design, run from
the base branch, not from the PR. So, changes on integration-test.yml
file only take effect when merged to the base branch (e.g. main)

Fix for Issue #1580

Make the IRQ Table extern definable.

This makes the IRQ-table extern definable. With this it is possible to define Interrupt Service Routines in the CMSIS way with week defined IRQ-Routines which can be overridden in the application code.

Example:
// …
__attribute__ ((weak, alias("InteruptDefaultHandler"))) void CoreTimer_IRQHandler (void);
// …

IRQHandler_t IRQTable [IRQ_GIC_LINE_COUNT] =
{
// …
CoreTimer_IRQHandler
// …
};

In Addition a default IRQ-Handler is implemented which calls the Interrupt-Service-Routine.

Replacing secrets to plain text

This change allows fork-based PR to trigger Actions without failing
due to unavailability of secrets.

Co-authored-by: Jonatan Antoni <jonatan.antoni@arm.com>

Added macros with bit definitions for Pos/Msk for PTIM peripheral access structure

CoreValidation: Update CMSIS-Toolbox 1.2.0 and fix solution

Fix CoreValidation report workflow.

Migrate CMSIS-CoreValidation to CMSIS-Toolbox build system

Co-authored-by: Martin Günther <martin.guenther@arm.com>

CMSIS-NN: Add MVE support to int16 for fully connected (#1549)

CMSIS-NN : MVE int16 average pooling support (#1540)

* CMSIS-NN : MVE int16 average pooling support

MVE optimization is added for int16 average pooling.

New test cases are added to increase code coverage

CMSIS-NN: Update pdsc with arm_nn_softmax_common_s8.c (#1530)

Fixes #1528

Change-Id: I36d5e4c3379cbbaffe5dc1afc540d5d3862a27ae

Corrected link script issue with gcc for pack ARMCA5, ARMCA7 and ARMCA9.

Added links in CMSIS-Driver implementation list

Exchanged letter 'y' with radic sign.

Added list of currently available CMSIS-Drivers

CMSIS-NN: Add MVEI support for int16 depth-wise convolution (#1521)

Purge CMSIS-DSP after moving it off into own repository

https://github.com/ARM-software/CMSIS-DSP

- Fixup to dependencies of CMSIS-NN
  NN does not actually have a dependency to CMSIS-DSP.
  Instead the dependencies exist transitively.
- Remove DSP files from gen_pack.sh
- Update README.md after moving off CMSIS-DSP

Fixed typos

Fix device family book links.

Fix the endless loop issue with GCC O0.

More details, see https://github.com/ARM-software/CMSIS_5/issues/620
The issue only happens when local variables are in stack (GCC O0). If local variables are saved
in general purpose register, then the function is OK.
When local variables are in stack, after disabling the cache, flush the local variables cache
line for data consistency.

GitHub: Update CodeQL workflow to use version 2 actions.

CMSIS-NN: Add MVEI support for int16 max pooling (#1509)

Change-Id: Ia75af0245dbe471aae629110b53b0d0998afca2b

Core(M): Fix DoxyGen issues.

CMSIS-DSP: Some improvements for sign conversion warnings.

Added new tests for function in utils.h

Use https in url

CMSIS-NN: Add support for DSP int16 depthwise_conv (#1490)

* CMSIS-NN: Add support for DSP int16 depthwise_conv
* Update packdesc.yml

CMSIS-NN: Add support for int16 DSP avg pooling (#1486)

* CMSIS-NN: Add support for int16 DSP avg pooling

Enhance check_header.sh to consider all commits in a PR.

CMSIS-Core(M): update CM85, CM55 core header files.

Co-authored-by: Martin Günther <martin.guenther@arm.com>

CMSIS-NN: Replace arm_status with arm_cmsis_nn_status struct (#1480)

Replaces ARM_MATH_SIZE_MISMATCH with ARM_CMSIS_NN_ARG_ERROR.
Replaces ARM_MATH_SUCCESS with ARM_CMSIS_NN_SUCCESS.
Replaces ARM_MATH_ARGUMENT_ERROR with ARM_CMSIS_NN_ARG_ERROR.

Removed outdated info

Bump version after release.

Finalize release 5.9.0

Update README to track latest release (on master branch), automatically.

Doxygen: added description for __CM85_REV

Doxygen: Added more references to STAR-MC1

Doxygen: fixed incorrect link

README.md: Removed bold links

README.md: Added reference to CMSIS-Build

Doxygen: Fixed Revision History for 5.9.0

Doxygen: Added PMU documentation for CM85 and extended for CM55

Doxygen: Extended with Cortex-M85 references

Doxygen: Minor rework/typo fixes in RTOS Validation page.

Update change history and versions

CMSIS-Core(M): Add Cortex-M85 support

- Add generic ARMCM85 device
- Add Cortex-M85 (CM85) to SVD schema

Co-authored-by: GuentherMartin <martin.guenther@arm.com>

CMSIS-DAP: Update version and revision history

Doxygen: Updated "RTOS Validation" page with references to CMSIS-RTOS2 Validation

Remove deprecated docs and schemas for CMSIS-Pack and CMSIS-Build

Updated Cortex-M55 core header
- corrected MemSysCtl_Type

Record new Armv8.1-M RTX5 libraries for IAR compiler

CMSIS-NN: Add SVDF state tensor with 8 bit precision (#1461)

CMSIS-Build: added documentation redirects to CMSIS-Toolbox

DoxyGen: Fixup gen_doc.sh

CMSIS-Pack: Redirects in documentation to Open-CMSIS-Pack

Documentation: Core - formatting issue fixed, Build: finalized CMSIS-Toolbox

Update core_starmc1.h

Update CoreDebug to DCB and DIB
Fix some bugs
And some optimization for changing STAR to STAR-MC1

Update core_starmc1.h

Add macro define for STAR-MC

Bump next release version to 5.9.0

Fix signature of __USAT in documentation.

The operand of usat instruction is a signed value according
to ACLE specification, see https://developer.arm.com/documentation/101028/0013/?lang=en

Fixes #1453

CMSIS Device: fixed typo in scatter files.

CMSIS-Driver WiFi: Update documentation (#1452)

- Activate function
- Socket Create function
- Socket Receive/RecvFrom/Send/SendTo function (support for polling)