Doc: Added Azure ThreadX as CMSIS-RTOS2 API; added link to CMSIS 6 pack page.

Doc: aligning on doxygen filenames, plus link fixes

Update infrastructure and reference container

Update driver GPIO documentation

Update gen-pack lib bootstrap

Doc: various updates and alignments

Update README.md

Pack generation: Use same version of gen-pack library for gen_pack.sh and gen_doc.sh as used by check_links.sh

Doc: Varios alignment updates

Cortex(M): align core header with TRMs

Reworked CMSIS core header files:
- align with latest TRMs
- unified core header

Add preprocessed default linker scripts explicitly.

Doc: addressed review feedback, and moved Doxygen/ to Documentation/

Co-authored-by: Joachim Krech <joachim.krech@arm.com>
Co-authored-by: Jonatan Antoni <jonatan.antoni@arm.com>

Update README.md (#73)

Fix CodeQL issues

Enhance tests for Core(A)

Core(A): Cleanup duplicated functions with wrong names.

Update GitHub workflows

Enable dependabot updates for GitHub action workflows

Remove clang pragma from cmsis_gcc_m.h

Add LLVM LIT/FileCheck tests for Core files

Core: Add Clang compiler header for Cortex-A (preliminary)

Core: Add missing SIMD intrinsics for AC6 on Cortex-A

CoreValidation: Update to Cortex_DFP

Doc: various improvements in documentation.

OS Tick: moved from Device to CMSIS class

Core: GCC compiler add missing simd/neon instructions

Update compiler header.

Core(M): Correct Cortex-M55/M85 TPIU type and align core header

Co-authored-by: Jonatan Antoni <jonatan.antoni@arm.com>

Cortex(M): align __FPU_USED check

Doc link fixes

Reworked CMSIS-Core(M) and Core(A) docs for CMSIS 6. (#47)

- Changed text content to Markdown
- Reflected new CMSIS-Core structure
- Cleaned warnings/errors.

Doc: Clean up of CMSIS-Driver docs, incl. change to markdown.

Doc: reworked CMSIS-RTOS2 for better abstraction from RTX and cleaned out errors.

Fix arch profile detection:
cmsis_compiler.h must be independent from being included after
core_xx.h which sets __CORTEX_x defines.

Retire the Core_A folder and use a single Core folder for all processor core headers

* Separate folders for different architecture profiles (A-profile, R-profile and M-profile)
* Top-level compiler headers will exist in the Core folder (no separate Compiler folder is needed).
** The cmsis_compiler.h header will continue to figure out which compiler toolchain is being used.
** Compiler headers specific to each architecture profiles can reside within the new architecture profile folders.
** The second-level files like cmsis_gcc.h are named cmsis_gcc_a.h, cmsis_gcc_r.h and cmsis_gcc_m.h to avoid having multiple files with the same name

Make CV execution optional

Execution requires professional arm license which might not be available in forks or pull-requests.

Update CoreValidation vcpkg config

Run CoreValidation in VHT models

Fix vcpkg cache

Update CoreValidation workflow with Clang 17 devdrop

Core(M): align compiler header files

Core(M): fix __get_PSPLIM function, simplify define checks

Doxygen: Fix gen_doc version in html footer

Core(M): Add support for LLVM/Clang

- Add compiler header for clang.
- Enhance CoreValidation for clang.

CoreValidation: fixed failing tests, reworked preprocessed linker scripts

With this fix CoreValidation Cortex-M/A AC6/GCC balanced pass.
Latest CMSIS Toolbox with corrected linker script preprocessing is
needed.

Fix GCC's __FPU_Enable for Cortex-A for no optimisation
At -O0 the pseudo instruction LDR R2,=0x00086060
caused the literal pool to be created out of range.

Doc: placed Core(M)/Core(A) as sub-tabs in CMSIS-Core

Updates for GPIO CMSIS-Driver

RTOS2: Add provisional support for processor affinity in SMP systems

CMSIS-Driver: Add documentation for GPIO Driver API 1.0.0

Update CoreValidation to CMSIS-Toolbox 2.0.0

Co-authored-by: Jonatan Antoni <jonatan.antoni@arm.com>

Add GitHub workflow for CoreValidation

Updated Overview page, and tag lines for Compilers/Stream/View.

Add CMSIS-Toolbox project tag line

Initial intros about external CMSIS-components.

Fixes to CoreValidation

Fixed typo in README.md

Fixing tabs appearance and content

Remove RTX5 specifics from RTOS2 documentation

Add overview for CMSIS-Stream and CMSIS-Toolbox

Doc: Added tabs for external components

Fixup documentation links that let link checker crash.

CoreValidation updated to CMSIS toolbax V2.0.0-dev2 (#16)

Update CoreValidation YML files and build.py to CMSIS toolbox
v2.0.0-dev2

Doc: added tiles for CMSIS components

Updated CMSIS-Driver table

Corrected link to documentation

Fix link to LICENSE file.

Enhance the cast from uint32_t to uint32_t* by intermediate casting through uintptr_t in __NVIC_SetVector/GetVector

This allows the header to be compiled on a non-32bit architecture
without the warning int-to-pointer-cast. It is also a clean approach
when turning a uint32_t value to a pointer and should not add any
additional cycles on a 32bit architecture.

align doxygen files with CMSIS_RTX

CMSIS-Driver: Update VIO Driver API 1.0.0

Co-authored-by: Jonatan Antoni <jonatan.antoni@arm.com>

CMSIS-Driver: Added GPIO Driver API 1.0.0

Doc: fix for checkmarks in CMSIS-Core(M) NVIC

Update GitHub workflows

Fix gen scripts for usage on MacOS

Migrated to Doxygen 1.9.6

Documentation: General Section updated

* Reworked introduction.md
* Improved overview
* Fixed links

Updates for CMSIS 6

Enhance TrustZone conditions in pack description

RTX5: Update revision history (component variants)

Correct bit field width in EWIC Event Number ID Reg and TCM Error Bank Reg (#1622)

* Correct bit field width in EWIC Event Number ID Register and TCM Error Bank Registers

EWIC_NUMID: NUMEVENT is 16-bit in the TRM.
TEBR0/TEBR1: BANK filed is 3-bit in the TRM.
Revision updated.

* Update date

Update date to 19-April-2023

Correct typo in TrustZone condition (pack description)

RTX5: Update pack description (new versions)

Correct typo in comment MPU Sample Register

Change "Sanple" to "Sample"

Core(M): Add Cortex-M55/M85 PMU events

RTOS2: Allow osKernelRestoreLock to be called from Faults

RTOS2: Enable further documentation for Process Isolation

RTX5: Add support for Process Isolation (Functional Safety)

Based on CMSIS-RTOS2 API 2.2.0:
 - MPU Protected Zones
 - Safety Classes
 - Thread Watchdogs

Additional safety features:
 - Object Pointer checking
 - SVC Function Pointer checking

Core(M): Add Cortex-M55/M85 EWIC register

Relates to ARM-software/CMSIS_5#1618.

RTOS2: Update documentation for OS Tick

RTOS2: Functions osXxxGetName allowed to be called from Interrupt Service Routines

RTOS2: Extended API with Process Isolation (Functional Safety)

Updating docs (#1619)

Co-authored-by: Miłosz Plichta <milosz.plichta@arm.com>

Core(M): Enable support for TI Arm Clang Compiler (tiarmclang)

- Add new cmsis_tiarmclang.h and modified existing Core header files
- Add linker command files (linker scripts) to supported CoreValidation targets
- Adjust CoreValidation avoid compiler removal of empty "delay loops"

Adding MPU macros and improving docs (#1617)

* Adding MPU macros and improving docs

* Edited the comments as per Edmund's comments

* Updating the version and date

---------

Co-authored-by: Miłosz Plichta <milosz.plichta@arm.com>

Core(M): Update CoreValidation
use CMSIS-Toolbox V1.5.0

Core(M): Update CoreValidation
use CMSIS-Toolbox V1.5.0

Core(M): Update CoreValidation
Fix used image filename

Core(M): Fix endless loop issue with non-optimized IAR builds

This is an IAR fix for the problem described in
https://github.com/ARM-software/CMSIS_5/issues/620

IAR builds can not align the stack to the cache line size and
thus the invalidation is done in separate steps for the three
variables.

Fix validated on STM32H7 HW.

Signed-off-by: Thomas Törnblom <thomas.tornblom@iar.com>
Co-authored-by: Jonatan Antoni <jonatan.antoni@arm.com>

Core A: cache: instr mva

As documented by ARM at:
    https://developer.arm.com/documentation/ddi0301/h/Babhejba

Co-authored-by: Théophile Ranquet <tranquet@sequans.com>
Co-authored-by: Jonatan Antoni <jonatan.antoni@arm.com>

Core(M): Capitalize ETM register definition macros (#1604).

Co-authored-by: Martin Günther <martin.guenther@arm.com>