Update version number in +TCP code.

Change type of usStackDepth to configSTACK_DEPTH_TYPE.

Fix Build and Links failure in MPU projects. Minor cosmetic changes in some V8M files.

Add instructions on building the Cortex-M33 secure and non secure projects into the comments of that project and into a readme.txt file.
Enable configUSE_LIST_DATA_INTEGRITY_CHECK_BYTES setting to be used in statically allocated systems.

Set default value of configRUN_FREERTOS_SECURE_ONLY to 0.

Add support for running FreeRTOS on Secure Side only in Cortex M33 port. Also, change spaces to tabs.

Update the common demo death.c to use the updated macro name to give it a secure context.

First Official Release of ARMV8M Support. This release removes Pre-Release from all the ARMv8M files licensees.

Update version number in readiness for V10.2.0 release.

Sync the Renesas port to AFR Git Repo

Fix definition of tskSTATIC_AND_DYNAMIC_ALLOCATION_POSSIBLE

tskSTATIC_AND_DYNAMIC_ALLOCATION_POSSIBLE was not correctly defined resulting in
dynamically allocated TCB not being freed when MPU was enabled. This commit fixes
the definition to ensure that dynamically allocated RAM (Stack and TCB) is freed
always.

Fix build failure when dynamic allocation is not enabled.

When dynamic allocation is not enabled, vPortFree is not available. The current code used
vPortFree and this resulted in linker error. This commit removes the use of vPortFree when
dynamic allocation is not enabled.

Replace the pdf RISC-V documentation with links to the documentation web pages.

Fix bug in core_cm3.c atomic macros.
Rename the portable/GCC/RISC-V-RV32 directory to just RISC-V as also adding support for 64-bit cores.

Add Dornerworks attribution to makefiles that build the Freedom Studio RISC-V project.

Add makefiles that build the FreedomStudio project (provided by Dornerworks - thanks).

Ensure eTaskGetState() is brought in automatically if INCLUDE_xTaskAbortDelay is set to 1, as it is a dependency of eTaskGetState().
Added the portTASK_FUNCTION_PROTO macros around the timer task, as the macros are already used by the idle task.
Add a PDF of the RISC-V documentation into the repo as the web page is not yet live.

Add xTaskGetIdleRunTimeCounter() API function to return the run time stats counter for the idle task - useful for POSIX time implementations.

Copyright updates from Cadence.

https://github.com/foss-xtensa/amazon-freertos/commit/e1df8947523629c864ad80388429fe5e4d88024a

Update main.c() for the WIN32-MingW project so the trace recorder is initialized even when the simple blinky demo is used - otherwise the trace recorder causes an exception as it is used without first being initialized.

Update the pin mux setup on the Vega board demo to enable the LED.

Move the 'generic' version of freertos_risc_v_chip_specific_extensions.h back to a sub-directory as having it in the RISC-V port's base directory was causing SoftConsole to pick up the wrong version (for an unknown reason).
Add a project for the Vega board's RI5CY core.

Re-org of RISC-V file structure and naming step 2.

Re-org of RISC-V file structure and naming step 1.

Create folder to hold RISC-V chip specific extensions.

Update RSIC-V port layer after testing saving and receiving of chip specific registers.

Move the RISC-V pxPortInitialiseStack() implementation to the assembly port file from the C port file so it can have access to the number of chip specific registers it needs to save space for on the stack.

Correct accidental deletion in GenQTest.c.

Allow the size of the stack used by many of the standard demo/test tasks to be overridden by FreeRTOSConfig.h settings.
Update the Freedom Studio RISC-V project so the 'full' build configuration is now functional.

Update the Freedom Studio RISC-V project so the gdbinit options are now specified on the command line.

Update Freedom Studio RISC-V demo for the latest GCC RISC-V port - not yet tested.

Retarget Softconsole RISC-V demo from IGLOO2 to Renode as it can have more RAM and therefore have more test tasks running.

Rename directories in the RISC-V port.

Backup Microsemi Renode project before adding a build configuration for the target hardware.

Add vTimerSetReloadMode() calls to the code coverage tests.

Update the the MPU simulator project to exercise the timer API.

Remove "FromISR' functions from the list of functions that switch to a privileged mode as IRQs are privileged already.
Add the vTimerSetReloadMode() API function.

Update RISC-V_IGLOO2_Creative_SoftConsole demo to make use of new RISC-V porting layer structure and exercise some external interrupts - all tests currently passing in Renode.

Rework RISC-V portASM.S to make it easier to add in chip specific RISC-V extensions and accommodate chips that don't include the CLINT.

Save changes to the RISC-V port layer before making changes necessary to support pulpino too:
+ Switch positions of the asm functions used to start the kernel and handle traps to enable one to reference to the other.
+ Handle external interrupts (working with Renode emulator).
+ The _sp linker variable is now called __freertos_irq_stack_top.

Microsemi RISC-V project:
    Reorganize project to separate Microsemi code into its own directory.
    Add many more demo and tests.

Backup checkin of MiFive demo running in ReNode emulator.

Backup check in of the Microsemi IGLOO2 Creative Board RISC-V demo - still a work in progress.

Backup checking of the Freedom Studio RISC-V project - still a work in progress.

Update RISC-V port to use a separate interrupt stack.

Some efficiency improvements in Risc-V port.

First task running in RISC-V-Qemu-sifive_e-FreedomStudio demo.

Add kernel code to the RISC-V-Qemu-sifive_e-FreedomStudio demo.

Add a starting point for a Freedom Studio Risc V project.

Provide each Risc V task with an initial mstatus register value.

Update Risc-V port to use environment call in place of software interrupt - still very much a work in progress.

Continue work on Risc V port.

Update xTaskRemoveFromEventList() so when tickless idle is used prvResetNextTaskUnblockTime() only gets called if the scheduler is not locked, as it would get called when the scheduler is unlocked in any case.

Update the method used to detect if a timer is active.  Previously the timer was deemed to be inactive if it was not referenced from a list.  However, when a timer is updated it is temporarily removed from, then re-added to a list, so now the timer's active status is stored separately.

Add xTaskGetApplicationTaskTagFromISR(), which is an interrupt safe version of xTaskGetApplicationTaskTagFrom().

Fix Xtensa project file and some documentation improvements.

Added uxTaskGetStackHighWaterMark2(), which is the same as uxTaskGetStackHighWaterMark() other than the return type.
Allows the task name parameter passed into xTaskCreate() to be NULL.

RISC-V tasks now context switching to each other using taskYIELD() - not fully tested yet.

Add trap handler to RISC-V port so there is no dependency on third party code.

RISC-V:
Added code to setup the timer interrupt - not tested yet.
Added the taskYIELD() implementation - so far just checked it generates an interrupt.

RISC-V work in progress:
    + Initialise task stack.
    + Successfully jump to start of first task.

Minor synching - no functional changes.

Very minor formatting changes, and remove legacy link to V8 upgrade information.

Update version numbers ready for release.

Update trace configuration files for the updated trace recorder code.

Update trace recorder code to the latest.
Some minor changes to enable the configREMOVE_STATIC_QUALIFIER constant to be used by those debuggers that cannot cope with statics being used.

Two minor updates in the comments to fix html formatting that was preventing doxygen creating documents correctly.

Fix mixed tabs and spaces in the latest TCP patches.

Case unused return values for memset and memcpy to void in stream_buffer.c to avoid compiler warnings when the warning level is turned up.
Remove duplicate comment in heap_1.c.

Minor updates to fix issues with the Segger kernel aware plug since V10.1.0.

Fix build issues in the FreeRTOS_Plus_TCP_Minimal_Windows_Simulator project:
+ Set configENABLE_BACKWARD_COMPATIBILITY to 1 in FreeRTOSConfig.h to account for the fact that a member of the List_t structure has been renamed.
+ Provide a dummy implementation of ulApplicationGetNextSequenceNumber() to prevent linker warnings.

Changes required for the IAR StateViewer plug-in to work with FreeRTOS V10.1.0.

Move some variables from function scope back to being file scope for the benefit of some kernel aware debuggers that were left working in a non-functioning mode after the V10.1.0 release - not last change for this purpose.

FreeRTOS+UDP was removed in FreeRTOS V10.1.0 as it was replaced by FreeRTOS+TCP,
which was brought into the main download in FreeRTOS V10.0.0.  FreeRTOS+TCP can
be configured as a UDP only stack, and FreeRTOS+UDP does not contain the patches
applied to FreeRTOS+TCP.

Update copyright date ready for tagging V10.1.0.

Fix some build issues in older kernel demo projects.

Update to V2.0.7 of the TCP/IP stack:
   + Multiple security improvements and fixes in packet parsing routines, DNS
     caching, and TCP sequence number and ID generation.
   + Disable NBNS and LLMNR by default.
   + Add TCP hang protection by default.

We thank Ori Karliner of Zimperium zLabs Team for reporting these issues.

Update version numbers in preparation for a new release.

Update demo project for Tensilita - work in progres..
Add support for POSIX style errno - work in progress.

Only include the static definition of freertos_tasks_c_additions_init if FREERTOS_TASKS_C_ADDITIONS_INIT is defined, matching the guide used to include the function's prototype.

Merge bug fixes from Cadence

Update RISC-V project to used official port stubs in place of third party port.

Add stubs for official RISC-V RV32 port.

Update trace recorder code.
Add TCP Echo server to the FreeR_Plus_TCP_Minimal_Window_Simulator project.

Update stream buffer tests to try resetting a statically allocated stream buffer before deleting it (tests fix in code).
Update trace recorder library.

Fix issues whereby vStreamBufferReset() clobbered the flag that indicated the stream buffer was statically allocated.

Add starting point for IGLOO2 RISV-V demo project.

Small change to the directory name in which the RISC-V port is stored.

Add RISCV port layer.

Remove period from the URL that links to the web page that describes the FreeRTOSConfig.h parameters.

Add Xtensa port

The project file is for Xtensa Xplorer simulator.
Also add tests for one size stream buffer.

Sync with TCP version from AWS, including:
+ Add FreeRTOS_UpdateMACAddress().
+ Fix bug in lTCPWindowRxCheck() that manifested itself when flooded with lots of very small packets.

Add the option to specify a stack size in the standard demo MessageBuffer tests.
Add stream and message buffer tests into the Zynq demo project.

Fix misra violations in queue.c by introducing a union that allows the correct data types to be used in place of void *, then tidy up where the union is used.

TimerHandle_t is now type safe instead of void *.
Remove casts that are no longer required not type safe handles are used.

Continue updating to MISRA 2012 from 2004 - currently working on queue.c and committing as working copy prior to making larger change.
Change QueueHandle_t to be typesafe from void *.
Change StreamBuffer_t to be typesafe from void *.

Remove casts from EventGroupHandle_t to EventGroup_t, and corresponding lint comments, which are not required now EventGroupHandle_t is type safe.
Fix the prototype of prvTimerCallback() in the MPU simulator demo (caught due to the new type safety in tasks.c).

First pass at updating from MISRA 2004 to MISRA 2012:
Updated pvContainer member of list items to List_t * rather than void * as they are always contained in a list if anywhere.
Made EventGroupHandle_t typesafe pointer to forward referenced struct rather than void pointer.
Made TaskHandle_t typesafe pointer to forward referenced struct, rather than a void pointer.

Minor updates to comments only.

Update definition of StaticTimer_t so its size is correct on MSP403X large memory model builds.